Lista de Exerccios para P1

1. (Questo 27 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2010) Um computador projetado com 512 endereos tem possibilidade de armazenar, na memria principal, 512

clulas (endereadas desde a posio 0 at a posio 511). Sabendo-se, que para esse computador, cada

clula projetada para armazenar 10 bits (palavras de 10 bits), considere as afirmaes a seguir.

I. Esse computador tem a capacidade de armazenar 5.120 kbits. II. O registrador de dados da memria armazena 10 bits e a barra de dados tambm permite a

passagem de 10 bits simultaneamente.

III. O registrador de endereo de memria e o barramento de endereos armazenam, no mnimo, 9 bits para que seja possvel o acesso a todas as posies de memria.

Est(o) correta(s) a(s) afirmao(es)

a) I, apenas b) II, apenas c) I e II, apenas d) II e III, apenas e) I, II e III

2. (Questo 47 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2008) Se um computador tem uma MP com disponibilidade de armazenar 216 bits e possui barramento de dados

com tamanho de 16 bits, qual o tamanho mnimo do Registrador de Endereo de Memria e do Registrador

de Dados de Memria? (Considere que o barramento de dados tem o tamanho de uma palavra)

a) 8 e 12 b) 8 e 16 c) 12 e 8 d) 12 e 12 e) 12 e 16

3. (Questo 51 BNDES Profissional Bsico Anlise de Sistemas - Suporte ano 2008) O hardware de um sistema microprocessado foi projetado para funcionar com uma memria de 20 bits de

endereamento e palavra de 16 bits. Se neste sistema j esto instalados 1.024 KBytes de memria, qual a

quantidade mxima de memria possvel para expanso, em KBytes?

a) 1.024 b) 924 c) 768 d) 512 e) 256

4. (Questo 43 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2011) Considere um sistema computacional que possui um barramento de endereos com 19 bits de largura. Seu

barramento de dados possui quatro bytes de largura e transfere entre o processador e a memria principal

duas clulas por acesso. Nessas condies, qual ser o mximo tamanho da memria principal desse

sistema computacional em megabytes?

a) 1 b) 2 c) 4 d) 8 e) 16

5. (Questo 34 Petrobrs Analista Sistema Jnior Infraestrutura ano 2010) Seja um sistema de computao que possui uma memria principal com capacidade mxima de

endereamento de 64K clulas (1K=210), sendo que cada clula armazena um byte de informao.

Qual o tamanho, em bytes, do registrador de endereos de memria desta arquitetura?

a) 2 b) 6 c) 16 d) 64 e) 8K

6. (Questo 34 Transpetro Analista de Sistemas Jnior ano 2011) Segue-se o trecho final de uma memria principal, onde o endereo FFF representa a maior posio

enderevel. Todos os nmeros so apresentados em hexadecimal.

FF8 0102

FF9 3EBC

FFA 9174

FFB 4AD7

FFC 3531

FFD 6609

FFE FA11

FFF B3C5

O nmero mximo de clulas que essa memria pode conter ser igual a:

a) 512 b) 1024 c) 2048 d) 4096 e) 8192

7. (Questo 21 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2008) Um computador tem um registrador R e um conjunto de instrues de um operando, todas com modo de

endereamento indireto. Trs destas instrues so especificadas a seguir.

LD : Copia da memria principal para o registrador R.

AC: Adiciona da memria principal ao registrador R.

ST: Move do registrador R para a memria principal.

Considere o programa apresentado abaixo, executado no computador, acessando o bloco de memria

principal, cuja situao inicial mostrada a seguir.

LD 01H

AC 02H

ST 03H

ENDEREO VALOR ARMAZENADO

00H 01H

01H 02H

AC 00H

ST 01H

LD 03H

ST 00H

02H 03H

03H 04H

04H 05H

Considere que tanto o endereamento quanto os valores envolvidos nas operaes utilizam apenas um byte

de memria cada. Aps a execuo do programa, qual ser, em hexadecimais, a soma dos valores

armazenados no bloco de memria?

a) 00H b) 04H c) 0AH d) 10H e) 1CH

8. (Questo 46 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2008) Seja um computador que apresenta as seguintes caractersticas: sua palavra de 8 bits e suas clulas da MP

tm 8 bits. Sabe-se que a MP tem a capacidade de armazenar 64 K bytes e que as instrues, bem como

qualquer dado, devem ter um nmero de bits que seja mltiplo inteiro das clulas da MP, para que nela

possam ser armazenados.

Quais os tamanhos de A, PC e o tamanho total da MP, em bits, para este computador?

a) A = 8 PC = 8 Tamanho da MP = 216 b) A = 8 PC = 16 Tamanho da MP = 216 c) A = 8 PC = 16 Tamanho da MP = 219 d) A = 16 PC = 8 Tamanho da MP = 216 e) A = 16 PC = 16 Tamanho da MP = 219

9. (Questo 23 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) O formato das instrues de alguns processadores composto por um conjunto de bits para o cdigo da

operao e outro conjunto de bits para operando, se houver. Considere uma mquina cujo tamanho das

instrues 16 bits e sendo o formato o mesmo para todas as instrues: 5 bits para o cdigo e 11 bits para

o operando. Qual o nmero mximo de operaes distintas que essa mquina capaz de executar?

a) 5 b) 11 c) 16 d) 31 e) 32

10. (Questo 24 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) As instrues de uma mquina so aplicadas a diversas funcionalidades, tais como: movimentao de

dados, operaes aritmticas e lgicas, desvios ou quebra de sequncia de execuo, entrada e sada, entre

outras. Se for considerada a instruo de movimentao:

LDR r cujo significado : Acc r onde r um registrador de dados e Acc o acumulador, seu modo de endereamento :

a) imediato. b) direto memria. c) direto por registrador. d) indireto por registrador. e) indexado.

11. (Questo 26 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) Uma CPU a responsvel pelo processamento e execuo dos programas armazenados na memria

principal. As funes da CPU so: executar as instrues e controlar as operaes no computador. Indique

o registrador da CPU cuja funcionalidade est INCORRETA.

a) IP (Contador de instrues) aponta para a prxima instruo a ser executada. b) A (Acumulador) armazena dados e instrues. c) REM (Registrador de Endereos) armazena o endereo de memria a ser acessado. d) RI (Registrador de Instrues) armazena a instruo a ser executada. e) RDM (Registrador de Dados) armazena dados lidos ou a serem gravados na memria principal.

12. (Questo 2 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2010)

00A0 B0A4

00A2 FFFF

B0A4 CCF0

B0A6 CCF2

CCF0 B0A4

CCF2 00A0

Em um computador que possui a configurao de memria dada pela figura acima e o valor do registrador-

ndice dado por 2, executado o comando

MOV , 00A0

Qual valor ser copiado para o registrador se o comando usar, respectivamente, os modos de

endereamento imediato, direto, indireto e indexado?

a) B0A4, 00A0, CCF0, FFFF b) B0A4, 00A0, B0A4, 00A2 c) 00A0, B0A4, B0A4, 00A2 d) 00A0, B0A4, CCF0, 00A2 e) 00A0, B0A4, CCF0, FFFF

13. (Questo 45 Petrobrs Analista de Sistemas Pleno Infraestrutura ano 2006) Uma CPU tem como funes bsicas o processamento das instrues e o controle do sistema

computacional. Dentre os procedimentos executados pela funo de controle, est a execuo de cada

instruo. A execuo de uma instruo se divide em ciclo de busca (fetch) e ciclo de execuo. Dessa

forma, possvel afirmar que:

a) os registradores IP (contador de instrues), RI (registrador de instrues) e RDM (registrador de dados) sempre so atualizados no ciclo de busca da instruo.

b) os registradores IP (contador de instrues), RI (registrador de instrues) e A (Acumulador) so atualizados somente no ciclo de execuo da instruo.

c) o RI (registrador de instrues) sempre atualizado no ciclo de execuo da instruo. d) no ciclo de execuo das instrues o registrador CI (contador de instrues) nunca alterado. e) toda instruo, ao ser executada, altera o registrador CI (contador de instrues).

14. (Questo 43 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2011) Uma instruo que usa o modo de endereamento direto mais veloz que a mesma instruo executada

usando-se o modo de endereamento imediato.

PORQUE

O modo de endereamento direto dispensa a decodificao do valor colocado na instruo e faz apenas um

acesso memria, enquanto que o nmero de acessos feitos memria, no modo imediato, depende da

instruo e pode ser grande.

Analisando-se as afirmaes acima, conclui-se que:

a) as duas afirmaes so verdadeiras, e a segunda justifica a primeira. b) as duas afirmaes so verdadeiras, e a segunda no justifica a primeira. c) a primeira afirmao verdadeira, e a segunda falsa. d) a primeira afirmao falsa, e a segunda verdadeira. e) as duas afirmaes so falsas.

15. (Questo 53 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2011) Considerados o limiar entre o hardware e o software de uma mquina, os Modelos de Conjuntos de

Instrues especificam:

a) as arquiteturas de computadores que diferem essencialmente quanto ao nmero de operandos de suas instrues, como, por exemplo, RISC (Reduced Instruction set Computers) e CISC (Complex Instruction

Set Computers).

b) os conceitos relacionados a programao, como tipos abstratos de dados, instanciao de hierarquia de objetos e coleta automtica de lixo.

c) os modelos de execuo de programas, cuja implementao em diferentes tipos de hardware pode no ser capaz de permitir a execuo dos mesmos programas.

d) os mecanismos de controle de fluxo a serem implementados no hardware da Unidade Aritmtica e Lgica associada ao microprocessador.

e) um conjunto de cdigos de instruo e os comandos nativos implementados por um processador, microcontrolador ou CPU (Unidade Central de Processamento).

16. (Questo 42 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2011) Computadores de alto desempenho podem ser construdos segundo diferentes arquiteturas. Uma dessas

opes a utilizao de processadores RISC, que apresentam caractersticas distintas dos processadores

com arquiteturas CISC.

As caractersticas descritas a seguir so de arquiteturas RISC, EXCETO

a) apresentar execuo otimizada de funes pela utilizao dos registradores do processador para armazenar parmetros e variveis em chamadas de instrues.

b) empregar o uso de pipelining, atingindo com isso o objetivo de completar a execuo de uma instruo pelo menos a cada ciclo de relgio.

c) possuir instrues que so diretamente executadas pelo hardware e no por um microprograma, como acontece nas arquiteturas CISC.

d) ter uma quantidade de instrues maior do que as das mquinas CISC, flexibilizando e complementando o processamento dessas instrues.

e) utilizar uma quantidade menor de modos de endereamento, evitando assim o aumento do tempo de execuo de suas instrues.

17. (Questo 47 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2008) Uma mquina possui instrues de 16 bits e endereos de 4 bits. Do conjunto total de instrues, 15

referenciam 3 endereos, 14 referenciam 2 endereos e 16 no apresentam referncia a endereo. Qual o

nmero mximo de instrues que referenciam 1 endereo que esta mquina pode ter?

a) 7 b) 16 c) 31 d) 63 e) 128

18. (Questo 28 Nossa Caixa Desenvolvimento Analista de Sistemas ano 2011) Modo de Endereamento o termo usado para designar o modo como os bits de um campo de endereo

so interpretados para se encontrar o operando. O modo no qual a parte da instruo, realmente, contm o

operando para utilizao imediata, dispensando qualquer outra informao de sua localizao,

denominado endereamento:

a) Direto. b) Indexado. c) Imediato. d) De registrador. e) De pilha.

19. (Questo 26 Petrobrs Profissional Junior Analista de Sistemas Infraestrutura ano 2011) Um computador possui uma capacidade mxima de memria principal com 64K clulas, cada uma capaz

de armazenar uma palavra de 8 bits.

Quais so o maior endereo em decimal dessa memria e o tamanho do barramento de endereos desse

sistema, respectivamente?

a) 64000 e 8 bits b) 64000 e 16 bits c) 65535 e 8 bits d) 65535 e 16 bits e) 65535 e 64 bits

20. (Questo 36 Petrobrs Profissional Junior Analista de Sistemas Infraestrutura ano 2011) Sobre os modos de endereamento de uma instruo, uma vantagem do modo de endereamento por

registrador o(a)

a) reduo do tamanho geral da instruo b) reduo do nmero de ciclos de instruo necessrios para passar um dado da memria principal para a

unidade aritmtica e lgica

c) aumento da quantidade de operandos por instruo d) aumento da quantidade de operadores por instruo e) compresso do tamanho do campo operando das instrues

21. (Questo 58 Liquigs Profissional Junior Tecnologia da Informao Desenvolvimento ano 2011)

Em um microprocessador hipottico, no qual utiliza-se a representao em complemento a 2, encontra-se

uma Unidade Lgica-Aritmtica (ULA) capaz de somar e subtrair inteiros de 16 bits fornecendo como

resultado um inteiro de 16 bits. A ULA tem dois registros internos para operandos de entrada (ALUx e

ALUy) e um registro interno de sada (ALUz), todos de 16 bits. A ULA tambm atualiza, para cada

operao realizada, um registro de 4 bits de FLAGS que inclui:

1 bit de overflow (V)

1 bit de carry (C)

1 bit indicativo de resultado negativo (N) (1 caso o resultado da ltima operao tenha sido < 0)

1 bit indicativo de resultado zero (Z) (1 caso o resultado da ltima operao tenha sido = 0) 22. (Questo 60 Liquigs Profissional Junior Tecnologia da Informao Desenvolvimento ano

2011)

Memria Endereos

AA 009E

08 009F

1A 00A0

B4 00A1

09 00A2

B8 00A3

0B 00A4

FE 00A5

A8 00A6

...

F3 A809

D5 A80A

DC A80B

A6 A80C

...

00 B800

34 B801

45 B802

FF B803

...

18 B80A

FE B80B

88 B80C

E7 B80D

0A B80E

...

Um processador hipottico tem dois registradores de uso geral X e Y, ambos de 8 bits. As instrues desse

processador tm um formato de tamanho fixo de 32 bits, dos quais os 8 mais significativos, ou seja, os

primeiros lidos da memria durante a busca, so utilizados para o OpCode e os 24 restantes para

operandos. Uma das operaes desse processador, cujo OpCode igual a 10110100, utiliza dois

operandos: o primeiro imediato de 8 bits e o segundo utiliza os 16 bits restantes para um endereamento

direto. O resultado da execuo dessa operao colocar a soma dos dois operandos no registrador X. Os

operandos so inteiros de 8 bits e utiliza-se o complemento a 2.

Considere que a prxima instruo a ser executada est no endereo 00A1. O contedo da memria, nesse

instante, est ilustrado na Figura. Como resultado da operao, o registrador X conter o valor, em base

decimal, de

a) 264 b) 255 c) -264 d) -37 e) 7

23. (Questo 41 Petrobrs Analista de Sistemas Junior Engenharia de Software ano 2012) Instrues de mquina utilizam vrias tcnicas de endereamento da memria. Na tcnica de

endereamento imediato, o:

a) valor do operando especificado diretamente na instruo. b) endereo do operando obtido diretamente do campo de endereo da instruo. c) endereo do operando obtido diretamente do topo da pilha do sistema. d) endereo do operando encontra-se em um registrador predeterminado da CPU. e) campo de endereo da instruo contm um endereo de memria onde se encontra.

24. Seja um sistema de computao que possui uma memria principal com capacidade mxima de endereamento de 64K clulas (1K=210), sendo que cada clula armazena um byte de informao.

Qual o tamanho, em bytes, do registrador de endereos de memria desta arquitetura?

25. Uma instruo que usa o modo de endereamento direto mais veloz que a mesma instruo executada usando-se o modo de endereamento imediato.

PORQUE

O modo de endereamento direto dispensa a decodificao do valor colocado na instruo e faz

apenas um acesso memria, enquanto que o nmero de acessos feitos memria, no modo

imediato, depende da instruo e pode ser grande.

Analisando-se as afirmaes acima, conclui-se que:

a) as duas afirmaes so verdadeiras, e a segunda justifica a primeira. b) as duas afirmaes so verdadeiras, e a segunda no justifica a primeira.

c) a primeira afirmao verdadeira, e a segunda falsa.

d) a primeira afirmao falsa, e a segunda verdadeira.

e) as duas afirmaes so falsas.

26. Computadores de alto desempenho podem ser construdos segundo diferentes arquiteturas. Uma dessas opes a utilizao de processadores RISC, que apresentam caractersticas distintas dos

processadores com arquiteturas CISC.

As caractersticas descritas a seguir so de arquiteturas RISC, EXCETO

a) apresentar execuo otimizada de funes pela utilizao dos registradores do processador para

armazenar parmetros e variveis em chamadas de instrues.

b) empregar o uso de pipelining, atingindo com isso o objetivo de completar a execuo de uma instruo

pelo menos a cada ciclo de relgio.

c) possuir instrues que so diretamente executadas pelo hardware e no por um microprograma, como

acontece nas arquiteturas CISC.

d) ter uma quantidade de instrues maior do que as das mquinas CISC, flexibilizando e complementando

o processamento dessas instrues.

e) utilizar uma quantidade menor de modos de endereamento, evitando assim o aumento do tempo de

execuo de suas instrues.

27. Construa um programa em ASSEMBLY do 8051 equivalente ao programa abaixo escrito em C

for (i=0; i