________________________________

CEFET-SC Gerência Educacional de Eletrônica

ELETRÔNICA DIGITAL 1

CIRCUITOS COMBINACIONAIS

Prof. Wilson B. Zapelini

FLORIANÓPOLIS AGOSTO/2001

1

PROGRAMA Página

1 Sistemas de numeração: decimal, binário, octal, hexadecimal 03 1.1 Conversões de sistemas 04 1.2 Operações aritméticas no sistema binário 05

2. Funções lógicas e portas lógicas 06 2.1 Lógica: conceito, histórico e aplicações 06

2.2 Função E 07 2.3 Função OU 08 2.4 Função NOT (Inversora) 08 2.5 Função NÃO-E 09 2.6 Função NÃO-OU 09 2.7 Equivalência de portas lógicas 11 2.8 Função Ou-Exclusivo 12 2.9 Função Coincidência 13 2.10 Interligação de blocos Ou-Exclusivo e Coincidência 13 3. Famílias de circuitos lógicos: TTL e CMOS 14 3.1 Conceitos e parâmetros 14 3.2 Interfaceamento 16 3.3 Leitura e interpretação de folhas de dados de circuitos integrados

digitais 16

4. Circuitos combinacionais 16 4.1 Fluxograma para desenvolvimento de projetos 16 4.2 Resolução de projetos lógicos 17

4.3 Resolução de projetos usando o Diagrama de Veitch-Karnaugh 18 5. Códigos, codificadores e decodificadores 22 5.1 Códigos 22 5.2 Codificador decimal/binário 22 5.3 Decodificador para display de 7 segmentos (anodo comum e catodo

comum) 23

6. Circuitos aritméticos 26 6.1 Meio somador 26 6.2 Somador completo 26 6.3 Meio subtrator 27 6.4 Subtrator completo 28 6.5 Somador/subtrator binário 29 6.6 Somador/subtrator usando complemento de 2 29 7. Circuitos multiplex e demultiplex 30 7.1 Multiplexadores 30 7.2 Demultiplexadores 34 7.3 Mux e Demux ut ilizados na transmissão de dados 37 Referências Bibliográficas 38 Experiências 39

CARGA HORÁRIA: 60 horas

2

METODOLOGIA Aulas teóricas: expositivas/dialogadas com recursos de quadro, marcador, apostila e livro

referência, abordando conteúdos teóricos e resolução de problemas/projetos Aulas práticas: experimentos com circuitos integrados usando equipamentos didáticos de

montagem BIBLIOGRAFIA RECOMENDADA IDOETA, Ivan V. e CAPUANO, Francisco G. Elementos de Eletrônica Digital. São Paulo: Editora Érica, 1998. INSTRUMENTOS DE AVALIAÇÃO ? Testes escritos com consulta bibliográfica; ? Testes práticos; ? Ficha de observação experimental; ? Trabalho de pesquisa bibliográfica; ? Projeto interdisciplinar.

3

1 SISTEMAS DE NUMERAÇÃO

DECIMAL (base 10)

BINÁRIO (base 2)

OCTAL (base 8)

HEXADECIMAL (base 16)

0 0 0 0 1 1 1 1 2 10 2 2 3 11 3 3 4 100 4 4 5 101 5 5 6 110 6 6 7 111 7 7 8 1000 10 8 9 1001 11 9

10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 16 10000 20 10 17 10001 21 11 18 10010 22 12 19 10011 23 13 20 10100 24 14 21 10101 25 15 22 10110 26 16 23 10111 27 17 24 11000 30 18 25 11001 31 19 26 11010 32 1A 27 11011 33 1B 28 11100 34 1C 29 11101 35 1D 30 11110 36 1E 31 11111 37 1F 32 100000 40 20 33 100001 41 21 34 100010 42 22 35 100011 43 23 36 100100 44 24 37 100101 45 25 38 100110 46 26 39 100111 47 27 40 101000 50 28 41 101001 51 29 42 101010 52 2A 43 101011 53 2B 44 101100 54 2C 45 101101 55 2D 46 101110 56 2E 47 101111 57 2F 48 110000 60 30 49 110001 61 31 50 110010 62 32

4

1.1 CONVERSÃO DE SISTEMAS Conversão do sistema binário para sistema decimal Composição de no decimal inteiro ? 594(10) = 5x102 + 9x101 + 4x100 = 500 + 90 + 4 = 594(10) Composição de no decimal fracionário? 10,5 (10) = 1x101 + 0x100 + 5x10-1 = 10 + 0 + 0,5 = 10,5(10)

Composição de no binário inteiro ? 1010(2) = 1x23 + 0x22 + 1x21 + 0x20 = 8 + 0 + 2 + 0 = 10(10) Composição de no binário fracionário ? 101,101(2) = 1x22 + 0x21 + 1x20 + 1x2-1 + 0x2-2 + 1x2-3 = = 4 + 0 + 1 + 1/2 + 0 + 1/8 = 5,625(10)

Exercícios: Converter os seguintes números binários para decimais: a) 11111(2) = b) 1001100(2) = c) 1011,11(2) = d) 1100,0011(2) = Conversão do sistema decimal para sistema binário 47(10) ?_2__ 1 23 ?_2__ 1 11 ?_2__

1 5 ?_2__ 1 2 ?_2__

0 1 Obtenção do no binário ? 101111(2) 8,375(10) ? 8 ?_2__ 0,375 0 4 ?_2__ x 2_ 0 2 ?_2__ 0,750 0 1 Obtenção da parte inteira ? 1000(2) x 2_ 1,500 ? 0,500 x 2_ 1,000

Obtenção da parte fracionária ? 0,011(2) Composição da parte inteira + fracionária ? 1000 + 0,011 = 1000,011(2) Exercícios: Converter os seguintes números decimais para binários: a) 215(10) ?_____ c) 9,92(10) ? 9?_____ 0,92 x 2_ b) 102(10) ?_____ d) 7,47(10) ? 7?_____ 0,47 __x 2_

5

1.2 OPERAÇÕES ARITMÉTICAS NO SISTEMA BINÁRIO Adição 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 0 e “vai-1” Exemplos:

110 11001 111 +111 +1011 +111 +111

Subtração 0 – 0 = 0 1 – 1 = 0 1 – 0 = 1 0 – 1 = 1 e “empresta-1” Exemplos: 1110 1000 11000 -1001 -111 - 111 Multiplicação 0 x 0 = 0 0 x 1 = 0 1 x 0 = 0 1 x 1 = 1 Exemplos: 11010 11011 1011101 x 11 x 101 x 1001 Divisão 0 ? 1 = 0 1 ? 1 = 1 Exemplos: 10100 ?100_ 110110 ?110_ 101010 ?11_

6

2 FUNÇÕES LÓGICAS E PORTAS LÓGICAS 2.1 Lógica: conceito, histórico e aplicações A lógica aristotélica

A lógica formal ocupa um lugar de destaque no pensamento contemporâneo que, por sua importância filosófica, tendeu sempre a assumir o caráter de disciplina exata, terminando por se fundir intimamente com a matemática. Desenvolveu-se de modo extraordinário nos últimos decênios, abrangendo enorme quantidade de temas, evoluindo a partir da lógica aristotélica, passando pela lógica binária (booleana) e culminando com seu uso científico e tecnológico nos atuais equipamentos informatizados. A relação entre a lógica e a realidade sempre foi uma das mais importantes questões da filosofia e da teoria das ciências. Nascida na Grécia clássica, a lógica formal sempre tendeu a assumir o caráter de disciplina exata. A palavra lógica nos é familiar, pois, freqüentemente, falamos em comportamento lógico, explicação lógica, espírito lógico. Lógica, no sentido epistemológico, vem do latim lógica, ciência das leis do raciocínio. É empregada, fundamentalmente, na mesma acepção de “razoável”. O estudo da lógica é o estudo dos métodos e princípios usados para distinguir o raciocínio correto do incorreto. Naturalmente, não se pretende afirmar que só é possível argumentar corretamente com alguém que tenha estudado lógica. No entanto, uma pessoa com conhecimentos de lógica tem mais probabilidades de raciocinar corretamente do que aquela que não se aprofundou nos princípios gerais implicados nessa atividade. Aristóteles foi o primeiro sistematizador da lógica, procurando caracterizar um instrumento (órganon), servindo-se da razão, na busca da verdade. À lógica cabe, por conseguinte, a descoberta de leis gerais de encadeamento de conceitos para formar juízos e de encadeamento de juízos, para formar raciocínios. Para Aristóteles, os constituintes básicos dos enunciados são os termos, que costumam ser distribuídos em dois grupos: os singulares e os gerais. Os enunciados, construídos a partir dos termos, assumem a forma "sujeito-predicado", onde um termo (o sujeito) é ligado a outro (o predicado), por meio do verbo "é" (são), no caso de concordância entre os termos, ou "não é" (não são), no caso de discordância. Se a concordância ou discordância afirmada fôr constatada, o enunciado será verdadeiro; falso, na hipótese oposta (Hegenberg, 1972). A lógica booleana O período contemporâneo da lógica tem suas raízes nos trabalhos de George Boole (1815-1864) que inaugura, com sua obra "The mathematical analysis of logic", de 1847, novos rumos para os estudos da matéria. A obra fundamental de Boole, "Investigations of the laws of thought", publicado em 1854, compara as leis do pensamento às leis da álgebra (Hegenberg, 1972). Na sua álgebra da lógica, Boole interpretou os símbolos "0" e "1" como classes especiais, de modo que "1" representa a classe de todos os objetos (o universo) e "0" representa a classe a que nenhum objeto pertença (a classe vazia) (Hegenberg, 1972). Todo o conhecimento historicamente desenvolvido da lógica, em especial, a lógica binária, veio contribuir decisivamente para a compreensão, a concepção e a estruturação de circuitos lógicos digitais, estabelecendo avanços significativos na microeletrônica e, por conseqüência, nos computadores.

7

Em resposta a esta contribuição da lógica binária, estão sendo implementados softwares nestes microcomputadores que promovem uma compreensão mais elucidativa acerca das questões de inferência lógica e, assim, ao entendimento do pensamento humano. A lógica plurivalente Para se chegar a uma correspondência mútua de informações foi imprescindível o aperfeiçoamento da chamada lógica clássica de dois valores, pois era insuficiente para a compreensão das situações sob análise. Assim se equaciona a lógica polivalente.

"Esta espécie de lógica foi, de certa forma, desenvolvida, no último século, por C.S. Pierce e, independente dele, posteriormente por Lukasiewicz. Ela é semelhante à lógica das funções-verdade, exceto ao reconhecer três ou mais assim chamados valores-verdade, em vez de verdade e falsidade" (Quine, 1972). As chamadas redes neurais, cujos modelos tiveram como inspiração o sistema nervoso e fundamentados pela lógica plurivalente, em muito contribuíram para a idealização de softwares ditos inteligentes ou, mais especificamente, sistemas especialistas1. Hoje, estas mesmas redes neurais artificiais são utilizadas para se analisar e compreender as redes neurais originárias de comunicação do cérebro humano. Um dos segredos para tornar o computador "inteligente" está na chamada "fuzzy logic" (lógica difusa)2, pois permite ao computador processar informações vagas em termos relativos, como faz o homem. A teoria da "fuzzy logic" foi desenvolvida em 1965 por Lotfi Zadeh e só recentemente começou a ser explorada pelas indústrias. Alguns aparelhos de consumo já estão sendo adotados com lógica difusa por inúmeras indústrias japonesas e americanas, como: aspirador de pó, máquina de lavar roupa, câmara fotográfica, máquina de usinagem, medidor de grandezas elétricas, dentre outros. 2.2 Função E (And) Expressão: (lê-se: A e B) Circuito equivalente: Tabela da verdade:

A B A B S 0 0 S 0 1 1 0 1 1

Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a um.

1 Sistema especialista: "software" que através de algoritmos específicos codificam o conhecimento humano, transformando-o num conjunto de regras que permitem obter respostas a problemas relacionados a determinado assunto 2 "A lógica fuzzy, quando aplicada em um equipamento, age como se um operador bastante experiente estivesse dentro dele, controlando sua operação e tomando decisões rapidamente" (Mason, 1993:16).

S = A . B

8

Símbolo: A A B S C ..... S B N 2.3 Função OU (Or) Expressão: (lê-se: A ou B) Circuito equivalente: Tabela da verdade: A

B A B S 0 0 S 0 1 1 0 1 1

Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a um. Símbolo: A A B S C ...... S B N 2.4 Função NÃO (Not) ou INVERSORA Expressão: (lê-se: A barra) Circuito equivalente: Tabela da verdade:

R A S 0 A S 1

Função lógica: A saída terá nível lógico inverso ao da entrada. Símbolo: A ______ S

S = A + B

_ S = A

9

2.5 Função NÃO-E (Nand) Expressão: (lê-se: A e B barrados) Circuito equivalente: Tabela da verdade:

R A A B S 0 0 S 0 1 B 1 0 1 1

Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a zero. Símbolo: A A B S C ..... ? ? S B N 2.6 Função NÃO-OU (Nor) Expressão: (lê-se: A ou B barrados) Circuito equivalente: Tabela da verdade:

R A B S 0 0 A B S 0 1 1 0 1 1

Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a zero. Símbolo: A A B S C ...... S B N

____ S = A . B

____ S = A + B

10

Exercícios 1. Escrever as expressões lógicas dos circuitos apresentados abaixo:

2. Desenhar os circuitos com portas lógicas a partir das expressões lógicas abaixo: ------- ----- __ a) S = (A+B).C.(B+D) d) S = [(A + B) + (C.D)].D

------ ----- _ _ _ b) S = A.B.C + (A+B).C e) S = [(A.B) + (C.D)].E + [(A.D.E) + (C.D.E)].A ------------- c) S = (A.B + C.D) Obtenção da expressão lógica e tabela da verdade a partir do circuito lógico Exemplo:

___ S = (A + B).(B.C)

ABC

A + B

___ B.C

S

000 0 1 0 001 0 1 0 010 1 1 1 011 1 0 0 100 1 1 1 101 1 1 1 110 1 1 1 111 1 0 0

11

Exercícios: 1. A partir da expressão lógica, desenhe o circuito e obtenha a tabela da verdade.

S = A.B.C + A.D + A.B.D 2. Demonstre através da tabela da verdade as seguintes igualdades/desigualdades: _ _ ___ _ _ ____ _ _ ____ _ _ ___

a) A.B ? A.B b) A + B ? A + B c) A.B = A + B d) A + B = A.B 2.7 Equivalência de portas lógicas _ a) Porta lógica Inversora (S = A)

b) Porta lógica E (S = A.B)

c) Porta lógica OU (S = A + B)

___

12

d) Porta lógica NÃO-E (S = A.B)

____ e) Porta lógica NÃO-OU (S = A + B)

2.8 Função OU-EXCLUSIVO (Exor – Exclusive Or) Expressão: (lê-se: A ou exclusivo B) Circuito:

Tabela da verdade:

A B S 0 0 0 1 1 0 1 1

Função lógica: A saída será um, se e somente se, quando as entradas forem diferentes entre si. Símbolo: A S B

_ _ S = A.B + A.B = A ? B

13

2.9 Função COINCIDÊNCIA (Não Ou-exclusivo - Exclusive Nor) Expressão: (lê-se: A coincidência B) Circuito:

Tabela da verdade:

A B S 0 0 0 1 1 0 1 1

Função lógica: A saída será um, se e somente se, quando as entradas forem iguais entre si. Símbolo: A S B 2.10 Interligação de blocos ou-exclusivo e coincidência para N variáveis

_ _ S = A.B + A.B = A ? B = B A ?

14

3. FAMÍLIAS DE CIRCUITOS LÓGICOS 3.1 Conceitos e parâmetros Níveis de tensão e de corrente São valores mínimos e máximos que definem os níveis lógicos em 0 ou 1. VIL – Low-level Input Voltage (Tensão máxima que garante nível 0 na entrada) VO L – Low-level Output Voltage (Tensão máxima que garante o nível 0 na saída) VIH – High- level Input Voltage (Tensão mínima que garante o nível 1 na entrada) VOH – High- level Output Voltage (Tensão mínima que garante o nível 1 na saída) IIL – Low-level Input Current (Corrente de entrada máxima quando é aplicado nível 0) IO L – Low-level Output Current (Corrente de saída máxima quando em nível 0) IIH – High-level Input Current (Corrente de entrada máxima quando é aplicado nível 1) IOH – High- level Output Current (Corrente de saída máxima quando em nível 1) VIH VOH VIL VOL

VALORES TÍPICOS DE TENSÃO E DE CORRENTE Tensão TTL CMOS Corrente TTL CMOS

VIL 0,8 V 1,5 V IIL 1,6 mA 1 ?A VO L 0,4 V 0,05 V IO L 16 mA 0,4 mA VIH 2,0 V 3,5 V IIH 40 ?A 1 ?A VOH 2,4 V 4,95 V IOH 400 ?A 0,4 mA

Fan-out (feixe de saída) É o número máximo de blocos lógicos que pode ser ligado à saída de outro da mesma família. Acaso seja ultrapassado, o limite de corrente também o será, o que acarreta a queda do nível lógico 1 na saída. Fan-out (nível 0) = IOL / IIL Fan-out(nível 1) = IOH / IIH

Exemplo família lógica TTL Parâmetros Valores máximos Fan-out(0) Fan-out(1)

IOL 16 mA 10 IIL 1,6 mA IOH 400 ?A 10 IIH 40 ?A

Exemplo família lógica CMOS Parâmetros Valores máximos Fan-out(0) Fan-out(1)

IOL 0,4 mA 50 IIL 1 ?A IOH 0,4 mA 50 IIH 1 ?A

Tempo de atraso de propagação

Nível 1

Nível indefinido

Nível 0

Nível 1

Nível indefinido

Nível 0

15

É o tempo que um bloco lógico leva para mudar de estado de um nível lógico para outro. tPLH – tempo de atraso para passar de 0(low) para 1(high) tPHL – tempo de atraso para passa de 1(high) para 0(low) tPLH tPHL Margem de imunidade ao ruído Determina a tolerância entre limites de níveis lógicos sem que haja interferência ou influência elétrica ou magnética (ruídos), impedindo do bloco trabalhar na região de nível indefinido. Escalas de integração Faixa relativa ao número de componentes por chip, determinadas pela quantidade de portas lógicas do circuito integrado.

Designação Significado Densidade (portas/chip) SSI Small Scale Integration <12 MSI Medium Scale Integration 13 a 99 LSI Large Scale Integration 100 a 999

VLSI Very Large Scale Integration 1000 a 99999 ULSI Ultra Large Scale Integration >100000

Versões de circuitos

Versões TTL

Identificação da série

Tempo de atraso/porta

Potência por porta

Freqüência máxima

Obs

Standard 54/74 10 ns 10 mW 35 MHz comum Low power 54L/74L 33 ns 1 mW 3 MHz baixíssimo consumo High speed 54H/74H 6 ns 22 mW 50 MHz alta velocidade Schottky 54S/74S 3 ns 19 mW 125 MHz altíssima velocidade

Schottky avançado Fairchild

54F/74F 5 ns 5 mW 125 MHz altíssima velocidade

Advanced Schottky

54AS/74AS 1,5 ns 8,5 mW 200 MHz altíssima velocidade e baixo consumo

Low power Schottky

54LS/74LS 10 ns 2 mW 45 MHz baixíssimo consumo

Advanced low power Schottky

54ALS/74ALS 4 ns 1 mW 70 MHz altíssima velocidade baixíssimo consumo

*Versão Schottky usa o transistor Schottky, que no chaveamento não atinge a saturação por completo, apresentando um tempo de comutação muito baixo e uma alta velocidade de trabalho.

Versões CMOS

Identificação da série

Alimentação VDD

Tempo de atraso/porta

Potência por porta

Freqüência máxima

Standard 40A 3 a 15 V 90 ns 1 nW 12 MHz Standard 40B 3 a 15 V 90 ns 1 nW 12 MHz Standard 54/74C 3 a 15 V

High Speed 74HC/74HCT 2-6 V / 4,5-5,5 V 8 ns 2,5 nW 55 MHz Low Voltage 74LV/74LVC 1-3,6 V / 1,2-3,6 V

Obs : os circuitos CMOS possui problemas de manuseio devido à ação da eletroestática, que provoca a degradação das junções internas, comprometendo sua vida útil, após certo tempo de uso.

16

3.2 Interfaceamento Dispositivos pertencentes a famílias diferentes não podem ser interligados de qualquer forma. Vários parâmetros devem ser compatíveis antes de se efetuar as interligações, especialmente aquelas relacionadas aos níveis de tensão, corrente, polaridade e impedância

Interface TTL/CMOS Interface CMOS/TTL

Vcc

R2k

CMOSTTL

Buffer

TTLCMOS

3.3 Leitura e interpretação de folhas de dados de circuitos integrados digitais Exercício: Consulte as folhas de dados de alguns circuitos integrados das famílias TTL e CMOS e estabeleça uma avaliação comparativa entre os blocos Standard, preenchendo a tabela abaixo.

Características TTL CMOS Tensão de

alimentação

Potência dissipada

Margem de imunidade ao ruído

Tempo de atraso de propagação

Velocidade

Fan-out

Manuseio

4 CIRCUITOS COMBINACIONAIS Característica: o nível lógico da saída do circuito depende única e exclusivamente dos valores das entradas. 4.1 Fluxograma para desenvolvimento de projetos:

Análise da Situação

Tabela da verdade

Expressão lógica

Circuito lógico

17

4.2 Resolução de projetos lógicos a) Projeto com 2 variáveis

Instalação de um sistema automático para controle dos semáforos Situação: - carros na rua B ? verde no semáforo 2

- carros na rua A ? verde no semáforo 1 - carros nas ruas A e B ? verde no semáforo 1, porque rua A é preferencial Rua B

- Rua A Semáforos 1 Semáforos 2 b) Projeto com 3 variáveis Conexão de 3 aparelhos a um amplificador, obedecendo às prioridades: 1a) CD player 2a) Tape playback 3a) Radio receptor Situação: c) Projeto com 4 variáveis Conexão de 4 setores, via intercomunicadores, a central da Secretária, obedecendo às prioridades: 1a) Presidente 2a) Vice Presidente 3a) Engenharia 4a) Chefes de Seção Situação:

CD player Tape playback Radio receptor

Amplificador

Presidente Vice Presidente Chefes de Seção

Central Secretária

Engenharia

18

4.3 Simplificação de circuitos lógicos usando o Diagrama de Veitch-Karnaugh Permitem a simplificação mais facilmente de expressões lógicas com 2, 3, 4, 5 ou mais variáveis. 4.3.1 Diagrama para 2 variáveis

B B

A B.A .BA A BA. A.B

Método de simplificação ? Agrupam-se as regiões onde S=1, no menor número possível de pares (conjunto de 2 regiões

vizinhas); ? As regiões que não puderem ser agrupadas em pares, serão tratadas isoladamente; ? Verifica-se em cada par o valor da variável: se a mesma muda de valor lógico, é desprezada; se

a variável mantém seu nível lógico, será o valor do par; ? Escreve-se a expressão de cada par, isto é, o valor que o mesmo ocupa no diagrama; ? Somam-se os pares e/ou termos isolados. Obs: A simplificação baseia-se na Identidade do Postulado da Adição: 1 A A ?? Exemplos a) A.B BA. .BA S ???

B B

A 0 1 Expressão simplificada: S = A + B A 1 1

Circuitos antes e após a simplificação

b) BA. .BA B.A S ??? B B

A 1 1 Expressão simplificada: S = B A ? A 1 0

4.3.2 Diagrama para 3 variáveis

B B

A C.B.A .CB.A .B.CA C.B.A A C.BA. .CBA. A.B.C CA.B. C C C

19

Método de simplificação ? Localizam-se as quadras (agrupamento de 4 regiões) e escrevem-se suas expressões; ? Localizam-se os pares e escrevem-se suas expressões, não considerando os pares já incluídos

nas quadras. Todavia, pode-se ter um par formado por “1” externo à quadra e outro “1” pertencente à quadra;

? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões; ? Somam-se as expressões das quadras, dos pares e dos termos isolados. Obs : O diagrama para 3 variáveis fecha-se nas laterais, como um cilindro. Exemplos a) CA.B. .CBA. C.BA. .B.CA .CB.A S ?????

B B

A 1 1 Expressão simplificada: CA. BA. .CA S ??? A 1 1 1 C C C ou: CA. .CB .CA S ???

b) CA.B. .B.CA C.BA. C.B.A C.B.A S ????? B B

A 1 1 1 Expressão simplificada: .BA C S ?? A 1 1 C C C

Exercícios: Simplifique as expressões lógicas abaixo: a) A.B.C .CBA. .B.CA .CB.A C.B.A S ?????

b) CA.B. C.BA. .B.CA S ??? c) A.B.C .B.CA .B.CA C.B.A C.B.A S ????? 4.3.3 Diagrama para 4 variáveis

C C

A D.C.B.A .DC.B.A .C.DB.A D.C.B.A B D.C.B.A .DC.B.A .B.C.DA D.B.C.A B

A D.CA.B. .DCA.B. A.B.C.D DA.B.C. D.C.BA. .DC.BA. .C.DBA. D.C.BA. B

D D D Método de simplificação ? Localizam-se as oitavas (agrupamento de 8 regiões) e escrevem-se suas expressões; ? Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras já

inclusas nas oitavas. Localizam-se os pares e escrevem-se suas expressões, não considerando os pares já incluídos nas oitavas e/ou quadras. Todavia, pode-se ter uma quadra/par formado por “1s” externos à oitava/quadra e outros “1s” pertencentes à oitava/quadra;

? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões; ? Somam-se as expressões das oitavas, das quadras, dos pares e dos termos isolados. Obs : O diagrama para 4 variáveis fecha-se nas laterais, bem como nos extremos superior e inferior.

20

Exemplos

a) A.B.C.D A.B.C.D .DCA.B. D.CA.B.

.C.DBA. .DC.BA. D.C.BA. .B.C.DA .DC.B.A .C.DB.A D.C.B.A .DC.B.A S

????

?????????

C C

A 1 1 1 B 1 1 B Expressão simplificada:

A 1 1 1 .CB.A CA. D S ??? 1 1 1 B

D D D b)

A.B.C.D .DCA.B. D.C.BA. .DC.BA. D.C.BA. .DC.B.A D.C.B.A .DC.B.A D.C.B.A S ?????????

C C

A 1 1 1 B 1 B Expressão simplificada:

A 1 1 D.B .DC A.B.D S ??? 1 1 1 B

D D D Exercícios: Simplifique as expressões lógicas abaixo:

a) A.B.C.D D.C.BA. .B.C.DA D.B.C.A .DC.B.A D.C.B.A .C.DB.A .DC.B.A S ????????

b) A.B.C.D DA.B.C. D.CA.B.

D.C.BA. D.C.BA. .B.C.DA D.B.C.A .DC.B.A D.C.B.A D.C.B.A D.C.B.A S

??

?????????

c) A.B.C.D DA.B.C.

.DCA.B. D.CA.B. .C.DBA. D.C.BA. .B.C.DA D.B.C.A .C.DB.A D.C.B.A S

?

?????????

d) A.B.C.D .C.DBA. D.C.BA. D.B.C.A D.C.B.A .C.DB.A .DC.B.A D.C.B.A S ???????? Condição irrelevante (? ou x) Quando uma variável pode assumir o nível lógico igual a um ou zero, indiferentemente. Nesta situação, adota-se o nível lógico que representar maior grau de simplificação de uma expressão. Exemplo:

C C

A X X 1 B 1 1 1 B Expressão simplificada:

A X X .DCA. D.A .CA S ??? 1 X B D D D

21

4.3.4 Diagrama para 5 variáveis

A A D D D D

E.D.C.B.A .ED.C.B.A

.D.EC.BA. E.D.C.B..A C

E.D.C.BA. .ED.C.BA.

.D.EC.BA.

E.D.C.BA. C

B

E.D.C.B.A .ED.C.B.A .C.D.EB.A E.C.D.B.A C

B

E.D.C.BA. .ED.C.BA. .C.D.EBA. E.C.D.BA. C

B

E.D.B.C.A .ED.B.C.A .B.C.D.EA E.B.C.D.A B

E.DA.B.C. .EDA.B.C. A.B.C.D.E EA.B.C.D.

E.D.CB.A. .ED.C.B.A .D.EC.B.A E.D.C.B.A C .ED.CA.B. .ED.CA.B. .D.ECA.B. E.D.CA.B. C E E E E E E

Método de simplificação ? Localizam-se as hexas (agrupamento de 16 regiões) e escrevem-se suas expressões; ? Localizam-se as oitavas e escrevem-se suas expressões, não considerando as oitavas já inclusas

nas hexas. Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras já inclusas nas oitavas e/ou hexas. Localizam-se os pares e escrevem-se suas expressões, não considerando os pares já incluídos nas hexas, oitavas e/ou quadras. Todavia, pode-se ter uma oitava/quadra/par formado por “1s” externos à hexa/oitava/quadra e outros “1s” pertencentes à hexa/oitava/quadra;

? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões; ? Somam-se as expressões obtidas das hexas, das oitavas, das quadras, dos pares e dos termos

isolados. Obs : O diagrama para 5 variáveis é constituído de dois diagramas para 4 variáveis. Exemplo: Obter a expressão lógica simplificada a partir da tabela da verdade abaixo:

A B C D E S1 S2 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 1 1 0 0 1 1 0 1 0 0 0 1 1 1 1 1 0 1 0 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1

22

5 CÓDIGOS, CODIFICADORES E DECODIFICADORES 5.1 Códigos

CÓDIGO SIGNIFICADO BCD 8421 Binary Coded Decimal – Codificação do sistema decimal em binário

8421 – valores dos algarismos: 23=8, 22=4, 21=2, 20=1 EXCESSO 3 Código BCD 8421 adicionado de três unidades binárias 2 ENTRE 5 Código que possui 2 bits iguais a 1 dentre 5 bits JOHNSON Código base para o contador Johnson 9876543210 Código usado para ativar as válvulas eletrônicas numitron e nixie

GRAY Código cuja variação de um número para outro é de apenas 1 bit DECIMAL BINÁRIO BCD 8421 EXCESSO 3 2 ENTRE 5 JOHNSON 9876543210 GRAY

0 0 0000 0011 00011 00000 0000000001 0000 1 1 0001 0100 00101 00001 0000000010 0001 2 10 0010 0101 00110 00011 0000000100 0011 3 11 0011 0110 01001 00111 0000001000 0010 4 100 0100 0111 01010 01111 0000010000 0110 5 101 0101 1000 01100 11111 0000100000 0111 6 110 0110 1001 10001 11110 0001000000 0101 7 111 0111 1010 10010 11100 0010000000 0100 8 1000 1000 1011 10100 11000 0100000000 1100 9 1001 1001 1100 11000 10000 1000000000 1101 10 1010 0001 0000 1111 11 1011 0001 0001 1110 12 1100 0001 0010 1010 13 1101 0001 0011 1011 14 1110 0001 0100 1001 15 1111 0001 0101 1000

Codificador – efetua a passagem do código decimal para outros códigos de máquina. Decodificador – efetua a passagem do código de máquina para o código decimal. 5.2 Codificador Decimal/Binário A entrada do código decimal é feita através de um conjunto de chaves numeradas de 0 a 9 e a saída por 4 fios, para fornecer um código binário de 4 bits, correspondente à chave acionada. Obs: A chave fechada equivale a nível lógico 0, para evitar o problema prático, principalmente da família TTL, do terminal aberto seja equivalente a nível lógico 1. ch0 ch1 ch2 ............ ch9

Codificador

Decimal/Binário

ABCD

23

Tabela da verdade Relação da entrada decimal com a saída em binário

Chave A B C D Ch0 0 0 0 0 Ch1 0 0 0 1 Ch2 0 0 1 0 Ch3 0 0 1 1 Ch4 0 1 0 0 Ch5 0 1 0 1 Ch6 0 1 1 0 Ch7 0 1 1 1 Ch8 1 0 0 0 Ch9 1 0 0 1

5.3 Decodificador para display de 7 segmentos Para a elaboração do projeto de um decodificador, basta montar a tabela da verdade, simplificar as expressões de saída e implementar o circuito. O display de 7 segmentos possibilita escrever números decimais de 0 a 9 e alguns outros símbolos que podem ser letras ou sinais. A nomenclatura usual de identificação dos segmentos é mostrada abaixo. a f b g e c d Display catodo comum – possui todos os catodos dos leds interligados, sendo necessário aplicar nível 1 no anodo respectivo para acender cada segmento. Display anodo comum – possui todos os anodos dos leds interligados, sendo necessário aplicar nível 0 no catodo respectivo para acender cada segmento.

D

C

B

A

74LS30

S9S8S7S0 S1 S6S5S4S3S2

74LS20

74LS20

74LS00

24

CARACTERES DISPLAY BCD 8421 CÓDIGO P/ 7 SEGMENTOS

A B C D a b c d e f g 0

0 0 0 0

1 1 1 1 1 1 0

1

0 0 0 1

0 1 1 0 0 0 0

2

0 0 1 0

1 1 0 1 1 0 1

3

0 0 1 1

1 1 1 1 0 0 1

4

0 1 0 0

0 1 1 0 0 1 1

5

0 1 0 1

1 0 1 1 0 1 1

6

0 1 1 0

1 0 1 1 1 1 1

7

0 1 1 1

1 1 1 0 0 0 0

8

1 0 0 0

1 1 1 1 1 1 1

9

1 0 0 1

1 1 1 1 0 1 1

Simplificando as expressões lógicas através do Diagrama de Veitch-Karnaugh: a) DB C A a ???? b) D C B b ??? c) D C B c ??? d) .DCB. DC. .CB D.B A d ????? e) D C. D.B e ?? f) DB. CB. D.C A f ???? g) DC. CB A g ????

25

Circuito simplificado do Decodificador para display de 7 segmentos

g

f

e

d

c

b

a

DCBA

26

6 CIRCUITOS ARITMÉTICOS 6.1 Meio Somador (half adder)

A B SOMA TS 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1

TS – Transporte de Saída (vai um) SOMA = A ? B TS = A . B

6.2 Somador Completo (full adder) Soma-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que é o TS da coluna anterior. Dessa forma, o circuito efetua a soma completa de uma coluna, na forma: S = (A+B)+TE

B TE S TS 0 0 0 0 0 Expressões simplificadas: 0 0 1 1 0 0 1 0 1 0 S = A ? B ? TE 0 1 1 0 1 TS = B.TE + A.TE + A.B 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

A B Meio Somador TS S

A B TE Somador Completo TS S

27

Diagrama em blocos de um Somador de 2 números binários de 4 bits A3 B3 A2 B2 A1 B1 A0 B0 S4 S3 S2 S1 S0 6.3 Meio Subtrator (half subtractor)

A B SUB TS 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 0

TS – Transporte de Saída (empresta um) SUB = A ? B

T B A. S ?

A B TE TS S

A B TE TS S

A B TE TS S

A B TS S

A B Meio Subtrator TS S

28

6.4 Subtrator Completo (full subtractor) Subtrai-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que é o TS da coluna anterior. Dessa forma, o circuito efetua a subtração completa de uma coluna, na forma: S = (A-B) -TE

A B TE S TS 0 0 0 0 0 Expressões simplificadas: 0 0 1 1 1 0 1 0 1 1 S = A ? B ? TE 0 1 1 0 1 B.TE .TEA .BA TS ??? 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1

A B TE Subtrator Completo TS S

29

6.5 Somador/Subtrator Binário Para M=0 (Adição) ? S = (A + B) + TE Para M=1 (Subtração) ? S = (A – B) - TE

M A B TE S TS 0 0 0 0 0 0 Expressões simplificadas: 0 0 0 1 1 0 0 0 1 0 1 0 S = A ? B ? TE 0 0 1 1 0 1 TE)(B . A)(M B.TE TS ???? 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1

6.6 Somador/Subtrator Binário usando complemento de 2 A subtração pelo processo do complemento é um método de executar a subtração pela soma, permitindo que o mesmo circuito seja usado para soma e para subtração. Utiliza-se o bit mais significativo para simbolizar o sinal do número, onde: 0 indica número positivo e 1 indica número negativo. Os bits restantes indicam a magnitude do número. Para a representação de um número negativo, usa-se o seguinte procedimento:

a) Dado um número inteiro positivo, complementa-se o mesmo, trocando todos os 0s por 1s e todos os 1s por 0s;

b) Soma-se 1 ao resultado do item anterior, obtendo-se o número negativo.

30

Exemplo: + 24 ? 00011000 complemento de 24 ? 11100111 soma-se 1 ? +1 - 24 ? 11101000 Exemplo de subtração usando complemento de 2: + 49 ? 00110001 (menos) + 12 ? 00001100 - 12 ? 11110100 + 37 ? 00100101

VccSubt0VSomador

74LS83AA4A3A2A1B4B3B2B1

Cin

s4s3s2s1

Cout

7. CIRCUITOS MULTIPLEX E DEMULTIPLEX 7.1 MULTIPLEX Usado para enviar informações contidas em vários canais (fios), a um só canal (fio). I0 Canais de I1 S Saída da Informação Informação multiplexada de Entrada I2 .... IN ........... Entradas de Seleção (endereçamento) ? escolhe qual canal de informação de

entrada será conectada à saída. Circuito elementar analógico que efetua uma multiplexação: chave de 1 polo x n posições I0 entradas de seleção I1 S I2 I3 IN

MUX

31

Circuito lógico básico de um multiplex de 2 canais

Entrada de Seleção Saída Multiplexada

A S 0 I0 1 I1

7.1.1 - Projeto e funcionamento de um Multiplex de 4 canais a) Relaciona-se as entradas de seleção com a informação de entrada que deve ser conectada à

saída. Monta-se uma tabela da verdade com as entradas de seleção e as respectivas informações que devem ter na saída. Para as 4 entradas que serão conectadas à saída, necessita-se de 2 variáveis de seleção (2N).

Variáveis de seleção Saída A B S 0 0 I0 0 1 I1 1 0 I2 1 1 I3

b) Monta-se o circuito multiplex que executa a função lógica.

32

I0 I1 S I2 I3 A B 7.1.2 - Multiplex de 16 canais I0 S I15 A B C D 7.1.3 - Ampliação da capacidade de um Sistema Multiplex A partir de circuitos multiplex de baixa capacidade, podem-se obter outros multiplex de maior capacidade. Exemplo 1: Multiplex de 4 canais a partir de Multiplex de 2 canais I0 S0 I1 S I2 S1 I3 B A

MUX de 4 canais

MUX de 16 canais

MUX-2

MUX-2

MUX-2

33

Exemplo 2: Multiplex de 16 canais usando Multiplex de 8 canais I0 S0 I7 S I0 S1 I7 B C D A 7.1.4 - Endereçamento seqüencial num Sistema Multiplex I0 S I7 7.1.5 - Utilização de Multiplex na construção de Circuitos Combinacionais Inicialmente, obtém-se a tabela da verdade do circuito lógico que se deseja. Na seqüência, as saídas do circuito combinacional devem ser injetadas nos canais de entrada de informação do Multiplex. E ainda, as entradas do circuito combinacional definem o endereçamento da informação no circuito Multiplex. A grande vantagem é a facilidade de esquematização de circuitos combinacionais para um elevado número de variáveis. Exemplo: Implementar a lógica da tabela da verdade abaixo utilizando circuito multiplex.

A B C S1 S2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

MUX-8

MUX-8

MUX-8

MUX-8

Contador 0-7

34

1 S1 S2 0 A B C 7.2 DEMULTIPLEX Usado para enviar informações vindas de um só canal (fio) para vários canais (fios). Efetua a função inversa do Multiplex. S0 Entrada de S1 Canais de Saída Informação E de Informações S2 .... SN ........... Entradas de Seleção (endereçamento) ? escolhe qual canal de informação de

saída será conectada à entrada. Circuito elementar analógico que efetua uma demultiplexação: chave de 1 polo x n posições entradas de seleção S0 S1 E S2 S3 SN

MUX-8

MUX-8

DEMUX

35

Circuito lógico básico de um Demultiplex de 2 canais

Entrada de Seleção Canais de Informação

A S0 S1 0 E 0 1 0 E

7.2.1 - Projeto e funcionamento de um Demultiplex de 4 canais a) Relaciona-se as entradas de seleção com o canal de saída da informação que deve ser conectada

à entrada. Monta-se uma tabela da verdade com as entradas de seleção e os respectivos canais de informação, que serão conectados à entrada. Para as 4 saídas que serão conectadas à entrada, necessita-se de 2 variáveis de seleção (2N).

Variáveis de seleção Canais de saída A B S0 S1 S2 S3 0 0 E 0 0 0 0 1 0 E 0 0 1 0 0 0 E 0 1 1 0 0 0 E

b) Monta-se o circuito demultiplex que executa a função lógica.

36

S0 E S1 S2 S3 A B 7.2.2 - Ampliação da capacidade de um Sistema Demultiplex A partir de circuitos demultiplex de baixa capacidade, podem-se obter outros demultiplex de maior capacidade. Exemplo 1: Demultiplex de 4 canais a partir de Demultiplex de 2 canais S0 S1 E S2 S3 A B Exemplo 2: Demultiplex de 16 canais usando Demultiplex de 8 canais S0 S7 E S8 S15 A B C D

DEMUX de 4 canais

DEMUX-2

DEMUX-2

DEMUX-2

DEMUX-8

DEMUX-8

DEMUX-8

37

7.2.3 - Endereçamento seqüencial num Sistema Demultiplex S0 E S7 7.3 - MULTIPLEX E DEMULTIPLEX UTILIZADOS NA TRANSMISSÃO DE DADOS 7.3.1 - Formas de transmissão Transmissão paralela S0 LT I0 E S S1 I1 A1 A2 Transmissão série I0 S LT E S0 I1 S1 A1 A2 7.3.2 - Sistema de transmissão de dados usando mux e demux de 8 canais, com endereçamento

seqüencial I0 S0 S E I7 S7 sincronismo

DEMUX-8

Contador 0-7

Transmissor DEMUX

Receptor MUX

Transmissor MUX

Receptor DEMUX

MUX-8

Contador 0-7

DEMUX-8

Contador 0-7

38

REFERÊNCIAS BIBLIOGRÁFICAS BIGNELL, J. W. e DONOVAN, R. L.. Eletrônica Digital. Volumes 1 e 2, São Paulo: Makron Books, 1995 CAPUANO, F. e IDOETA, I.. Elementos de Eletrônica Digital. São Paulo: Érica, 25.a Edição, 1997. CAPUANO, Francisco G.. Exercícios de Eletrônica Digital. São Paulo: Érica, 1991. MELO, Mairton de Oliveira. Eletrônica Digital. São Paulo: Makron Books, 1994. MALVINO, A. P. e LEACH, D. P.. Eletrônica Digital – Princípios e Aplicações. Volumes 1 e 2, São Paulo: McGraw-Hill, 1987. SZAJNBERG, Mordka. Eletrônica Digital. Rio de Janeiro: Livros Técnicos e Científicos Ltda, 1988.

39

EXPERIÊNCIA 1 - PORTAS LÓGICAS BÁSICAS 1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais:

1.1 - Porta lógica E de 2 e de 3 entradas (7408 e 7411); 1.2 - Porta lógica OU de 2 entradas (7432); 1.3 - Porta lógica Inversora (7404); 1.4 - Porta lógica NÃO-E de 2 e de 4 entradas (7400 e 7420); 1.5 - Porta lógica NÃO-OU de 2 entradas (7432 + 7404); 1.6 - Porta lógica Ou-Exclusivo (7486); 1.7 - Porta lógica Coincidência (7486 + 7404); 1.8 - Bloco lógico Ou-Exclusivo de 4 entradas (7486).

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores

encontrados na saída correspondem à análise teórica do circuito, através da tabela da verdade; 4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus

respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa. Questões a) Como obter um circuito que necessita de uma porta lógica X de 3 entradas usando-se apenas

portas lógicas X de 2 entradas? b) Num circuito que necessita de uma porta lógica Y de 2 entradas, têm-se apenas portas lógicas Y

de 3 entradas. O que fazer com a terceira entrada? c) Pode-se conectar entre si as saídas de 2 portas lógicas? Explique.

40

EXPERIÊNCIA 2 - PEQUENOS PROJETOS DE CIRCUITOS LÓGICOS

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais:

1.1 - Instalação de um sistema automático para controle de semáforos;

1.2 - Conexão de 3 aparelhos a um amplificador, obedecendo às prioridades: 1a) CD player; 2a) Tape playback; 3a) Radio receptor.

1.3 - Conexão de 4 setores, via intercomunicadores, a central da Secretária, obedecendo às prioridades:

1a) Presidente; 2a) Vice Presidente; 3a) Engenharia; 4a) Chefes de Seção.

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito, através da tabela da verdade; 4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus

respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

41

EXPERIÊNCIA 3 - CODIFICADORES E DECODIFICADORES

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais: 1.1 - Codificador Decimal/Binário

1.2 - Decodificador para display de 7 segmentos - catodo comum Vcc f g a b c d e A1 A2 EL RBO RBI A3 A0 GND g f cc a b Display PD560 Catodo comum e d cc c DP

Decodificador para display de 7 segmentos - catodo comum

9368

16 15 14 13 12 11 10

2 3 4 5 6 1 7 8

9

D

C

B

A

74LS30

S9S8S7S0 S1 S6S5S4S3S2

74LS20

74LS20

74LS00

42

1.3 - Decodificador para display de 7 segmentos - anodo comum Vcc f g a b c d e B C Lamp. RB RB D A GND Test output input RB=Supressor de zeros (RbO=0 quando A,B,C,D,RBI=0) 2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito, através da tabela da verdade; 4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus

respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

Decodificador BCD para 7 segmentos – anodo comum 7447

1 2 3 6 5 4 8 7

16 15 14 13 12 11 10 9

a Display f PD507 b g e c

d . DP

f ac a b g

e ac c d dp

43

EXPERIÊNCIA 4 –CIRCUITOS ARITMÉTICOS

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais:

1.1 – Somador binário completo de 4 bits (7483) B4 E4 C4 C0 GND B1 A1 E1 A4A3A2A1C0 + B4B3B2B1 --------------------- C4E4E3E2E1 A4 E3 A3 B3 Vcc E2 B2 A2

1.2 – Somador/subtrator binário completo de 4 bits (7483 + 7486)

VccSubt0VSomador

7483A4A3A2A1B4B3B2B1

Cin

s4s3s2s1

Cout

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;

Somador Binário Completo de 4 bits

7483

16 15 14 13 12 11 10

2 3 4 5 6 1 7 8

9

44

3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito, através da tabela da verdade;

ENTRADAS SAÍDAS Vem 1 Número A Número B Vai 1 Soma

C0 A4 A3 A2 A1 B4 B3 B2 B1 C4 E4 E3 E2 E1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 1 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 1

4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seus

respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

45

EXPERIÊNCIA 5 - CIRCUITOS MULTIPLEX E DEMULTIPLEX 1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais: 1.1 - Demultiplexador de 4 canais com portas lógicas (2x7411, 7404);

1.2 - Multiplexador de 4 canais (74153); Vcc 2G A 2C3 2C2 2C1 2C0 2Y 1G B 1C3 1C2 1C1 1C0 1Y GND 1.3 - Interconexão do mux e demux de 4 canais. I0 S E S0 I1 S1 I2 S2 I3 S3 A1 B1 A2 B2 2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores

encontrados na saída correspondem à análise teórica do circuito; 4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

16 15 14 13 12 11 10 9

1 2 3 4 5 6 7

MUX-4 (2)

MUX-4 (1)

MUX - 4

DEMUX - 4

8