Microeletrônica

Industria

Aula 26 – (28)(Tópicos especiais em microeletrônica)

Prof. Fernando Massa FernandesSala 5017 E

fernando.fernandes@uerj.br

https://www.fermassa.com/Microeletronica.php

Fazendo um CI

Pastilha (die) – Intel Core i7

http://en.wikipedia.org/wiki/Moore%27s_law

“O número de transistores dobraa cada 18-24 meses”

Fabricação

• Circuitos integrados CMOs são fabricados em bolachas (wafers) de Si.

• Cada bolacha contém diversos Chips (die)

http://en.wikipedia.org/wiki/Wafer_%28electronics%29

O diâmetro mais comum de bolacha de Si é de 300 mm (12 in)

São adicionados aos wafers estruturas para testes e monitoramento de parâmetros de qualidade do processo

Ex. de bolachas de 2, 4, 6 e 8 in

Fazendo um CI

Pastilha (die)

Wafer de Si

Fazendo um CI

Pastilha (die)

Wafer de SiO CI contém várias camadas que são fabricadas sobrepostas umas sobre as outras, passando por etapas ou ciclos que são repetidos várias vezes durante o processo fabril.

Fazendo um CI

Pastilha (die)

Wafer de SiO CI contém várias camadas que são fabricadas sobrepostas umas sobre as outras, passando por etapas ou ciclos que são repetidos várias vezes durante o processo fabril.

Foundry ou Fab

É o termo usado para designar a planta de fabricação industrial de semicondutores.

Fazendo um CI

Pastilha (die)

Wafer de SiFoundry ou Fab é o termo usado para designar a planta de fabricação industrial de semicondutores.

A Faundry é subdividida em áreas, uma para cada etapa de fabricação:

Fazendo um CI

Pastilha (die)

Wafer de SiA Faundry é subdividida em áreas, uma para cada etapa de fabricação:

→ Fotolitografia→ Difusão (filmes composto de silicio como isolantes e siliceto)→ Implantação iônica→ Gravação (etching)→ CVD (chemical vapour deposition) – Deposicao de filmes finos.→ PVD (physical vapour deposition) – Deposicao dos filmes metalicos (geralmente por sputtering).→ Polimento Mecânico/Químico – Preparação para a próxima etapa de deposição.

Fazendo um CI

Pastilha (die)

Wafer de SiA Faundry é subdividida em áreas, uma para cada etapa de fabricação:

Etapas Finais:

Testes de aceitação e conformidade.

Dicing – Separacao dos chips individuais do wafer.

Encapsulamento.

* Vídeo – Foundry TSMC

Fazendo um CI

Pastilha (die)

Wafer de SiA Faundry é subdividida em áreas, uma para cada etapa de fabricação:

Grandes fabricantes de chips no mundo:

IntelSamsungTSMCGlobalfoundriesToshibaSonyInfineonMicronInotera memoriesUMCSMICSK hynix

Fazendo um CI

http://jas.eng.buffalo.edu/education/fab/pn/diodeframe.html

Fotolitografia

É transferência dos padrões geométricos microscópicos para superfície do Wafer (substrato de Si) utilizando uma máscara(contendo o padrão para a próxima camada) e fazendo passar luz para sensibilizar o filme de polímero (fotoresiste) que é espalhado sobre a superfície para a formação das éreas geométricas da próxima camada.

Fazendo um CI

http://jas.eng.buffalo.edu/education/fab/pn/diodeframe.html

Fotolitografia

* Na fotolitografia é definido o nó da tecnologia (fator de escala)

→ É a etapa que demanda constante desenvolvimento para manter a industria sob a lei de Moore.

Fazendo um CI

Fotolitografia

Esse processo é realizado por sistemas industriais de fotolitografia como no exemplo da figura:

Fazendo um CI

Fotolitografia

Esse processo é realizado por sistemas industriais de fotolitografia como no exemplo da figura:

Grades fornecedores de hardware e software para as Foundries:

Principais empresas:

→ ASML→ Xtal (quase falindo!!)→Dongfang Jingyuan (Empresa privada com vínculos com o governo Chines)

ASML – Introduziu em 2011 no mercado a tcnologia de fotolitografia de Ultravioleta Extremo (EUV) – 22 nm*Líder mundial no fornecimento de sistemas industriais para fotolitografia.

Veldhoven, HolandaEscritórios nos USA, Taiwan e Coreia para dar suporte a grandes clientes

Maquinas confiáveis que funcionam 24/7 – Os holandeses as chamam de cash cows!

Fazendo um CI

Evolução do TransistorMetal/Óxido → Polisilício/Óxido. → (SOI) → Polisilício/Isolante. → Porta Tripla

FinFET (Triple Gate)

Wikipedia

ASML – Introduziu em 2011 no mercado a tcnologia de fotolitografia de Ultravioleta Extremo (EUV) – 22 nm*Líder mundial no fornecimento de sistemas industriais para fotolitografia.

Veldhoven, HolandaEscritórios nos USA, Taiwan e Coreia para dar suporte a grandes clientes

A planta fabril he uma Sala Limpa classe 100, com salas menores de graus 4 a 1, totalizando ~ 50.000 m2 de sala limpa.

Fazendo um CI

ASML – Introduziu em 2011 no mercado a tcnologia de fotolitografia de Ultravioleta Extremo (EUV)

Comprimento de onda do photon ~ 10 nm.

* Precisão mecânica nanométrica → Equivalente a dirigir um carro esporte a 600 Km/h em linha reta dentro de uma distancia de 2 mm da faixa.

Fazendo um CI

Peso típico ~ 180 toneladas

ASML – Introduziu em 2011 no mercado a tcnologia de fotolitografia de Ultravioleta Extremo (EUV)

* Vídeo Fotolitografia ASML

Fazendo um CI

Peso típico ~ 180 toneladas

* A empresa de tecnologia mais importante do mundo

… da qual você nunca ouviu falar!!

Futuro da lei de Moore após o nó de 7 nm?

Paradigma atual – FinFET em nó de 7 nm (2018)

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

→ Três possíveis direções para continuar:

1 ° – A Boa!

2° – A Ruim!

3° – A esquisita!

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

→ Três possíveis direções para continuar:

1 ° – A Boa!

→ A TSMC e Samsung continuam investindo em UV extremo buscando alcançar escala de produção dentro do nó de 5 nm (e possivelmente de 3 nm e 2 nm).

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

→ Três possíveis direções para continuar:

2° – A Ruim!

→ A Globalfoundries desistiu do desenvolvimento de chips dentro do nó de 5 nm e devolveu as máquinas de Fotolitografia para a ASML.

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

→ Três possíveis direções para continuar:

3° – A esquisita!

→ A Intel (em parceria com a DARPA) esta desenvolvendo um novo paradigma na indústria de semicondutores ao investir no conceito de Chiplet.

*DARPADefense Advanced Research Projects Agency

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

→ Três possíveis direções para continuar:

3° – A esquisita!

→ Chiplet – É o conceito de fabricação hibrida, em vários nós tecnológicos.

Futuro (ainda incerto) da lei de Moore após o nó de 7 nm.

Paradigma atual – FinFET em nó de 7 nm (2018)

→ Três possíveis direções para continuar:

3° – A esquisita!

→ Chiplet – É o conceito de fabricação hibrida, em vários nós tecnológicos.

“É como uma integração no nível do encapsulamento!”

Fabricação CMOS

ou...

https://www.statista.com/statistics/219381/sand-and-gravel-prices-in-the-us/

Fabricação CMOS

Como transformar areia em Chip?

https://www.statista.com/statistics/219381/sand-and-gravel-prices-in-the-us/

Average price of sand and gravel in the U.S. from 2007 to 2018 (in U.S. dollars per metric ton)

https://www.statista.com/statistics/219381/sand-and-gravel-prices-in-the-us/

→ 8,94 US$/Ton

→ 8,94x10-6 US$/grama

Fabricação CMOS – Na Sociedade

→ Areia é a matéria prima mais barata e abundante do mundo!

Intel Core i9-9900K Desktop Processor

Pastilha (die) ~10 gramas

US$ 494.89 (Na Amazon)

→ ~50 US$/grama

→ Valor agregado

~5.600.000 X

Fabricação CMOS – Na Sociedade

→ Areia é a matéria prima mais barata e abundante do mundo!

Intel Core i9-9900K Desktop Processor

Pastilha (die) ~10 gramas

US$ 494.89 (Na Amazon)

→ ~50 US$/grama

→ Valor agregado

~5.600.000 X

O domínio da tecnologia CMOS permite multiplicar por ~5.600.000 o valor bruto da matéria-prima!

Fabricação CMOS → Estratégica!!

→ Areia é a matéria prima mais barata e abundante do mundo!

Indústria de Semicondutores

http://www.abisemi.org.br/abisemi/home

Movimenta ~ US$ 450 bilhões/ano no Mundo

~ US$ 11 bilhões/ano no Brasil

Apenas US$ 1 bilhões/ano no Brasil por empresas nacionais

→ 0,22 % do mercado mundial (Com 2,6% da população mundial)

→ Deficit de ~US$ 10 bilhões/ano na balança comercial

Dado o preço Internacional da Soja – US$ 821,00 /Celemim (536,6 m2)

→ O Brasil deve plantar só para o mercado externo ~6,5 bilhões de m2/ano de soja para equilibrar sua relação comercial com a indústria mundial de semicondutores.

Indústria de Semicondutores

http://www.abisemi.org.br/abisemi/home

Movimenta ~ US$ 450 bilhões/ano no Mundo

~ US$ 11 bilhões/ano no Brasil

Apenas US$ 1 bilhões/ano no Brasil por empresas nacionais

→ 0,22 % do mercado mundial (Com 2,6% da população mundial)

→ Deficit de ~US$ 10 bilhões/ano na balança comercial

Dado o preço Internacional da Soja – US$ 821,00 /Celemim (536,6 m2)

→ O Brasil deve plantar só para o mercado externo ~6,5 bilhões de m2/ano de soja para equilibrar sua relação comercial com a indústria mundial de semicondutores.

~6,5 bilhões de m2 = 5,4 x Área do Município do Rio de Janeiro !

Programa CI Brasil

2005 →Governo Federal + Empresas + Setor Acadêmico

Motivação →A intensa demanda por Circuitos Integrados (CIs) em diversos setores da economia mundial tornou a inserção do Brasil no cenário internacional de semicondutores uma questão estratégica para o equilíbrio da balança comercial e independência tecnológica do país.

Estratégia → Formação de projetistas em CTs (setores acadêmicos)→ Incentivar a atividade econômica na área de projetos de CIs → Promover a criação de uma indústria nacional de semicondutores

→ Adoção de políticas, legislação e normas específicas (governo/indústria)→ Apoio financeiro (Governamental – FINEP/BNDES)

Resultados diretos até agora→ Programa Nacional de Formação de Projetistas de Circuitos Integrados (2 CTs) → Criação de 20 Design Houses em todo o território nacional→ A empresa Toshiba Microelectronics estabelece no Brasil sua Design House→ Criação da empresa pública CEITEC (POA-RS)→ Implantação da empresa HT Micron (Consórcio brasileiro/Empresa Coreia do Sul)

http://www.ci-brasil.gov.br/index.php/pt/

Programa CI Brasil

Formação de Projetista – CT/SP ou CT/PoA

Etapa I → Curso de Nivelamento – 3 a 4 semanas. Etapa II→ Treinamento (Ferramentas ECAD industriais) – 12 mesesEtapa III → Estágio supervisionado – 12 meses

Exigências:→ Graduação (Engenharia elétrica/eletrônica, computação ou física)→ Dedicação exclusiva

Oferta → ~ 80 vagas/ano

Seleção:Etapa I→ Carta de apresentação, histórico escolar e Currículo Lattes Etapa II → Prova OnlineEtapa III → Confirmação de interesse na vaga

Bolsa → R$ 2.000,00 (Para quem não mantiver vínculo empregatício)

Indústria de Semicondutores

Principais Fabricantes no Brasil -

HT Micron→Fabricação, desenvolvimento e testes de semicondutores

→ Fundada em 2014/ Inv. Inicial de R$ 370 milhões de reais→ Capacidade ~360 milhões de chips/ano→ São Leopoldo/RS

Ceitec → Fabricação, desenvolvimento e pesquisa em CIs para RFID→ Empresa pública ligada ao Ministério da ciência, tecnologia e inovação → RFID - Logística/gado/passaporte, Gerenciamento de tráfego e TV Digital→ Criada em 2008 por decreto presidencial→ Investimento ~ R$ 1 bilhão de reais→ Porto Alegre/RS

http://www.abisemi.org.br/abisemi/home

Indústria de Semicondutores

Principais Fabricantes no Brasil

Unitec /IBM→ SmartCards para bancos, operadoras de celular e transporte público.→ Início 2015/ Inv. previsto de ~ R$ 1 bilhão de reais (parte BNDES/Finep)→ Domina todo o processo de fabricação (130 – 90 nm)→ Primeira fábrica privada de semicondutores no hemisfério Sul → Capacidade de 360 Wafers/dia→ Ribeirão das Neves/MG

SMART Modular Technologies→ Atua no back-end – Encapsulamento e testes de semicondutores→ Ramo de memórias Flash, DRAM e SSD, e em mídia ótica.→ Empresa norte-americana fundada em 2005→ Atibaia/SP

http://www.abisemi.org.br/abisemi/home

http://www.psi.poli.usp.br/emicro-fabricacao

Laboratório de Sistemas Integráveis (LSI) Departamento de Engenharia de Sistemas Eletrônicos Universidade de São Paulo

FIM!