Capacitor MOS 2 - Regimes de Polarização - Parte 1

Capacitor MOS 2

Regiane Ragi

Regimes de polarização

1

PARTE 1

2

Nesta apresentação, após ter estudado o capacitor MOS na condição de equilíbrio...

3

Vamos agora colocar um potencial entre o gate e o back, para estabelecer os diferentes modos de operação de um capacitor MOS.

GateÓxido

Substrato

Back

Vg

Bulk

4

... E discutir a condição de flat-band e o regime de acumulação.

5

Inicialmente ...

6

Suponha condições normais de operação, em que o lado do back do capacitor MOS esteja aterrado, e considere VG ≠ 0, a tensão d.c. aplicada ao gate.

GateÓxido

Substrato

Back

Vg

Bulk

7

Novamente, aqui, vamos lançar mão dos diagramas de banda de energia para estudar o capacitor MOS sujeito à polarização VG ≠ 0.

8

Para entender bem os efeitos da aplicação de uma polarização, de uma tensão sobre o capacitor MOS, vamos discutir algumas regras básicas de como o diagrama de banda de energia do MOS se modifica em resposta a uma tensão aplicada ao gate.

GateÓxido

Substrato

Back

Vg

Bulk

9

Primeiramente, vamos considerar o diagrama de banda de energia de um semicondutor e assumir que, a energia de Fermi (EF) nele não seja afetada pela polarização, e permaneça invariante como função da posição.

EFEV

EC

E0

EG

ϕsχs

x

Diagrama de banda de energia de um semicondutor uniformemente dopado tipo-p

10

Esta é uma consequência direta de se assumir fluxo de corrente zero através da estrutura sob condição de polarização estática.

EFEV

EC

E0

EG

ϕsχs

x


11

Em essência, o semicondutor sempre permanece em equilíbrio, independentemente da polarização aplicada ao gate do capacitor MOS.

EFEV

EC

E0

EG

ϕsχs

x


12

A energia de Fermi (EF) no semicondutor, sob condição de polarização estática, não é afetada pela polarização e permanece invariante como função da posição.

REGRA 1

EFEV

EC

E0

EG

ϕsχs

13

Agora, suponha, que vamos aplicar uma tensão de polarização no gate do capacitor MOS, VG ≠ 0, em

relação ao back aterrado.

Gate

Óxi

do

Subs

trat

o

Back

V g

Bulk

14

Assim como em uma junção p-n, numa estrutura MOS, a polarização, a tensão aplicada, qVG, entre os dois lados da estrutura separa os níveis de Fermi por uma quantidade igual a qVG.

EFEV

EC

GATE ÓXIDO SEMICONDUTOREF

qVG

15

Numa estrutura MOS, a polarização (tensão) aplicada entre os dois lados da estrutura separa os níveis de Fermi por uma quantidade igual a qVG, de forma que

EF (metal) – EF (semicondutor) = - qVG

EFMEFSM

– = - qVG

REGRA 2

16

Como consequência à regra 2, no equilíbrio, quando VG=0, os níveis de Fermi dos dois lados da estrutura devem se alinhar.

EFEV

EC

GATE ÓXIDO SEMICONDUTOR

17

Intuitivamente falando, os níveis de Fermi no metal e no semicondutor podem ser pensados como alças conectadas ao mundo exterior.

EFEV

EC


18

Ao se aplicar uma polarização no terminal de gate, toma-se as alças e rearranjam-se o posicionamento relativo, para cima e para baixo, dos níveis de Fermi.

EF EFEV

EC


19

O contato de “back” é aterrado, e portanto, a alça do lado do semicondutor permanece fixa com a posição.

EF EFEV

EC


20

A alça do lado do semicondutor permanece fixa com a posição.

A alça do lado do metal, por outro lado, é movida:

• para baixo, se VG > 0, e

• para cima, se VG < 0.

REGRA 3

EF EFEV

EC


21

Uma vez que as alturas de barreiras são quantidades fixas, são parâmetros definidos de uma estrutura, o movimento do nível de Fermi no metal obviamente leva por sua vez a uma distorção de outras características do diagrama de banda.

22

A situação é semelhante a dobrar uma boneca de borracha.

23

Visto de outra maneira, VG ≠ 0, provoca uma queda no potencial, e a banda Ec (Ev) encurva para dentro da estrutura.

24

Nenhum encurvamento de banda ocorre, é claro, no metal, porque ele é uma região de equipotencial.

25

No óxido e no semicondutor, entretanto, as bandas de energia devem exibir :

•uma inclinação ascendente quando VG > 0 (quer dizer, aumentando E em função da posição, partindo do gate em direção ao contato de back), e

•Uma inclinação descendente quando VG < 0.

REGRA 4

26

Imagine aqui, a alça do semicondutor, fixa, e suponhamos uma tensão VG > 0.

Nesta situação, a alça do metal abaixa.

Em consequência, as bandas no semicondutor próximo à interface devem encurvar de maneira que apresentam uma inclinação ascendente.

27

Além disso, a aplicação da equação de Poisson ao óxido, considerado um isolante ideal, com nenhuma carga, ou centros de carga, produz

dEox/dx = 0,

e portanto, o campo no óxido deve ser uma constante

Eox = 0

28

Consequentemente, a inclinação das bandas de energia no óxido deve ser uma constante

Ec e Ev são funções lineares da posição.

REGRA 5

29

Naturalmente, o encurvamento de banda no semicondutor é esperado ser algo mais complexo em sua forma funcional, levando também em conta a hipótese 5, discutida na aula anterior, em que o encurvamento deve sempre desaparecer antes de alcançar o contato de back (pois, E 0) .

O semicondutor é suficientemente espesso, de modo que, independentemente do potencial de gate aplicado, sempre haverá uma região de campo livre chamada “bulk”, encontrada antes de chegar no contato de “back”.

5

GateÓxido

Substrato

Back

Vg

21

Bulk

30

Observe que:

(EC-EF)FB é a diferença de energia entre Ec e EF no semicondutor tipo-n, e

(EF-EV)FB é a diferença de energia entre EF e EV no semicondutor tipo-p, na região de “flat-band” (FB), ou de banda plana, na porção livre de campo elétrico.

REGRA 6

31

Até aqui, vimos os princípios gerais que estabelecem como o diagrama de banda de energia do MOS se modifica em resposta a uma tensão de polarização.

32

A partir de agora, conhecidos os princípios gerais estabelecidos nas cinco REGRAS apresentadas, podemos examinar as situações de polarização específicas de uma estrutura MOS de canal-n (substrato tipo-p).

GATE ÓXIDO SUBSTRATOTipo-p

33

Condições gerais de polarização

34

Condição de equilíbrioVG = 0

35

A partir de fundamentos de semicondutores, sabemos que, no equilíbrio termodinâmico, no substrato de silício tipo-p há :•muitas lacunas móveis positivamente carregadas, •e aceitadores fixos, negativamente carregados.

M O S

+ Lacunas móveis- Aceitadores fixos- Elétrons móveis-+

+

++

+ ++

+

+ ++ +

- --

--

- --

--

- --

--

+

Estrutura Metal-Óxido-Semicondutor (MOS)

-

-

36

Considere o diagrama de

banda de energia para a estrutura MOS de canal-n

(substrato tipo-p) no equilíbrio

termodinâmico

EF EFEV

EC

M O S

VG = 0 V


Note que no equilíbrio os

níveis de Fermi, tanto do metal

quanto do semicondutor

devem coincidir.

REGRA 2

37

EF EFEV

EC

M O S

VG = 0 V


No óxido e no semicon-dutor as bandas de energia devem exibir :•uma inclinação

ascendente VG > 0, e

•Uma inclinação descendente VG < 0

A alça (EF) do lado do metal é movida:• para baixo, se VG >

0, •para cima, se VG <

0.

A alça (EF) do lado do semicondutor permanece fixa com a posição.

No equilíbrio, ainda, verifique as regras expostas à direita.

(EF-EV)FB

38

Condição de flat-bandVG = Vfb

39

Se formos levantando o nível de Fermi do lado do metal, isto é, se aplicarmos uma tensão negativa VG no gate, de acordo com a Regra 3, surgirá um momento em que

EF EFEV

EC

M O S

VG = 0 V

40

O diagrama de banda de energia atingirá um perfil de bandas planas chamado de condição de flat-band.

χSiO2

ϕM

EF

EFEV

EC

ϕs = χSi + (EC - EF)χSi

M O SqVfb = ϕM -

ϕs

E0

ϕM ≠ ϕSqVg = qVfb

41

Chamamos de “Flat-band” a condição onde as bandas de energias EC e EV são planas, do inglês, “flat”, isto é, são alinhadas com a interface Si-SiO2, sem nenhum encurvamento de banda.

χSiO2

ϕM

EF

EFEV

EC

ϕs = χSi + (EC - EF)χSi

M O SqVfb = ϕM - ϕs

E0

ϕM ≠ ϕSqVfb

42

Na condição de flat-band, não há cargas localizadas na estrutura MOS.

Por isso as bandas são “flats”, planas, retas e não se verifica nenhum encurvamento de banda.

43

Regime de Acumulação VG < Vfb

44

O que esperar do diagrama de banda de energia se uma tensão mais negativa que a Vfb for aplicada ?

45

O que esperar do diagrama de banda de energia se uma tensão mais negativa que a Vfb for aplicada ?

O diagrama de banda do lado do gate (do metal) seria deslocado mais para cima, seguindo a Regra 3.

46

Uma tensão mais negativa no gate do que a tensão de Vfb, levanta o lado esquerdo do diagrama de banda de energia, com relação à situação de equilíbrio.

χSiO2

ϕM

EFM

EV

EC

ϕsχSi

M O S

E0

qVg = qVfb

EFM

EFSM

EV

EC

M O S

qVg < qVfb

qVox

qψs

VG < VfbVG = Vfb

EFSM

47

E de acordo com a Regra 4, o diagrama de banda de energia apresenta uma inclinação descendente quando VG < 0.

χSiO2

ϕM

EFM

EV

EC

ϕsχSi

M O S

E0

qVg = qVfb

EFM

EFSM

EV

EC

M O S

qVg < qVfb

qVox

qψs

VG < VfbVG = Vfb

EFSM

48

A medida do encurvamento é dado pela quantidade qψs.

χSiO2

ϕM

EFM

EV

EC

ϕsχSi

M O S

E0

qVg = qVfb

EFM

EFSM

EV

EC

M O S

qVg < qVfb

qVox

qψs

VG < VfbVG = Vfb

EFSM

49

Fazer Vg negativo, significa colocar uma carga negativa Qg no gate.

50

+

++

+ ++

+

+

++ +

- --

--

- --

--

- --

--

+

S

+-VG

-

-

-

-

Quando aplicamos no gate uma tensão negativa relativa ao substrato, como há muitas lacunas móveis positivamente carregadas num substrato tipo-p, algumas dessas lacunas serão atraídas para a carga negativa no gate, como mostra a figura.

SiO2 (óxido)

Silício tipo-p

Silício tipo-n

Gate

SubstratoS

++ Lacunas móveis- Aceitadores fixos- Elétrons móveis-

-

-

51

Portadores minoritários, no caso elétrons, são repelidos pela interface óxido/silício.

SiO2 (óxido)

Silício tipo-p

Silício tipo-n

Gate

SubstratoS

+

++

+ ++

+

+

++ +

- --

--

- --

--

- --

--

+

S

+-VG

-

-

-

-

-

-


52

Surge um campo elétrico que aponta no sentido que vai desde a carga positiva na lacuna dentro do silício até a carga negativa no gate, como pode ser visto esquematizado na figura.

+

++

+ ++

+

++

+ +

- --

--

- --

--

- --

--

+S

+-VG

-

-

-

-

-

- SiO2 (óxido)

Silício tipo-p

Silício tipo-n

Gate

SubstratoS


53

Quanto mais tensão negativa aplicamos no terminal de gate, mais lacunas, portadores majoritários, são acumuladas na interface óxido/semicondutor.

+

++

+ +

+

++

++ +

- --

--

- --

--

- --

--

+S

+-VG

-

- SiO2 (óxido)

Silício tipo-p

Silício tipo-n

Gate

SubstratoS


-

-

-

-

-

-

-

54

Note que, nesta visualização fica bastante evidente que o gate e o substrato formam um capacitor de placas paralelas, com o óxido atuando como uma camada isolante entre eles.

+

++

+ +

+

++

++ +

- --

--

- --

--

- --

--

+S

+-VG

-

- SiO2 (óxido)

Silício tipo-p

Silício tipo-n

Gate

SubstratoS


-

-

-

-

-

-

-

55

Forma no MOSFET uma camada de acumulação de lacunas. Por isso, esta situação no MOSFET é conhecida como ACUMULAÇÃO, e o transistor trabalha em OFF, pois nesta situação, não conduz corrente.

substrato tipo-p

região tipo-n+

região tipo-n+

MOSFET

+

++

+ +

+

++

++ +

- --

--

- --

--

- --

--

+S

+-VG

-

-

-

-

-

-

-

-

-

56

Note que, se o substrato fosse tipo-n, formaria uma camada de acumulação de elétrons.

57

Para entender melhor a Acumulação, basta lembrar que a densidade de lacunas é exponencialmente proporcional a quão perto do nível de Fermi está a extremidade da banda de valência.

EF

M O S

EFEV

ECqVg

qVox

qψs

58

EF

M O S

EFEV

EC

Como EV está muito mais perto de EF na interface óxido/semicondutor do que no substrato, podemos concluir que, na acumulação há uma concentração de lacunas na interface ps muito maior do que no substrato, p0=Na.

qVg

qVox

qψs

59

O diagrama de banda de energia da figura abaixo mostra que as bandas se curvam suavemente próximo à interface óxido/Si para refletir as lacunas extras as quais têm se acumulado lá.

EF

M O S

EFEV

ECqVg

qVox

qψs

60

EF

M O S

EFEV

EC

Há um número muito grande de lacunas próximo à interface e formam uma camada de acumulação de lacunas com uma carga de acumulação Qacc.

qVg

qVox

qψs

61

Suponha que desejamos calcular o valor da carga de acumulação Qacc.

62

Então, novamente considere que o gate e o substrato formam uma espécie de capacitor de placas paralelas, com o óxido atuando como uma camada de isolante entre eles.

63

Como o óxido é bem fino comparado a área do dispositivo, podemos aqui usar uma aproximação bastante razoável, que é assumir que o campo elétrico dentro do óxido seja praticamente uniforme, de valor Eox.

64

Se o óxido tem uma espessura, digamos, Tox, então o campo elétrico no óxido pode ser calculado a partir da definição

Vox é o potencial através da camada do óxido.

Vox

Vox

Tox Tox

Tox Tox

Tox

65

Conhecendo-se o valor do campo elétrico, Eox, vamos agora encontrar a carga de acumulação, Qacc.

66

Para isto, considere um fragmento da estrutura formada pelo gate e o pelo óxido.

GATE Óxido

Interface

67

E tomemos um pequeno volume, na forma de uma pequena caixa cilíndrica, a qual se estende desde algum lugar no gate, passando pela interface gate/óxido e termina em algum lugar dentro do óxido.

GATE Óxido

Área ∆S

---- ---- ---- --- ---- --------

Interface gate/óxido

Fluxo de campo elétrico uniforme

Eox

Densidade superficial de carga QG

68

Suponha que a interface metal-óxido dentro da caixa cilíndrica tenha uma área ΔS.

GATE Óxido

Área ∆S


6969

GATE Óxido

Área ∆S

---- ---- ---- --- ---- --------

Fluxo de campo elétrico uniforme

Eox

Densidade superficial de carga QG


O campo elétrico tem seu sentido apontando desde as lacunas no semicondutor até a carga negativa no gate, representada pela densidade superficial de carga QG.

70

A Lei de Gauss diz que a integral de superfície sobre uma superfície fechada do vetor deslocamento

é igual à carga total envolvida por essa superfície:

com ε a permissividade dielétrica do meio.

Qenv

Qenv = Qacc

No caso, a carga envolvida , Qenv, é a carga de acumulação Qacc

71

Uma vez que a tensão aplicada ao gate é negativa relativamente ao substrato, -Vg, então devemos supor que exista uma densidade de carga superficial dada por

- Qacc (C/cm²)

na interface metal/óxido, na superfície do eletrodo de gate, então

Qenv = - Qacc

72

Se fizermos a integral do vetor deslocamento por toda a superfície do cilindro temos

GATE Óxido

Base 1

---- ---- ---- --- ---- --------

Lateral

Base 2

73

Na região do metal o campo elétrico é nulo.

74

Se fizermos a integral do vetor deslocamento por toda a superfície do cilindro temos

75

Por outro lado, a carga envolvida pela superfície da caixa cilíndrica é

Assim,

- Qacc

76

Da Lei de Gauss, então

- Qacc

77

Lembrando que, também

Tox

78

A carga de acumulação pode ser escrita como

VoxQacc -Tox

- QaccTox

79

Uma vez que, a capacitância do óxido por unidade de área (F/cm²) é dada por

A carga de acumulação pode ainda ser expressa como

Tox

Qacc = - coxVox

80

Uma espessura típica de óxido é de 250 Å, e a constante dielétrica do silício, de

Nestas circunstâncias, temos

Valores totalmente aceitáveis na rotina do que habitualmente chamamos de

Semiconductor Business

ou negócios especiais de semicondutores.

81

EF

M O S

EFEV

EC

Conhecendo-se a relação

qVg

qVox

qψs

ψs

82

E sabendo-se que, na acumulação, vale a aproximação

ψs≈ 0

Podemos escrever

Vox = Vg - Vfb

De modo que

Qacc = - cox (Vg - Vfb) > 0, VG < Vfb

83

Nós voltaremos à equação

quando formos estudar o funcionamento do transistor MOSFET.

VoxQacc = - cox (Vg - Vfb)

84

Até o momento discutimos as consequências de se polarizar negativamente o gate com relação ao substrato.

85

Porém, ao polarizar negativamente o capacitor MOS, isto não contribui em nada para conectar as duas regiões tipo-n+ do transistor MOS completo e torná-lo ON, ou seja, fazer com que o transistor nessa situação conduza corrente elétrica.

substrato tipo-p

região tipo-n+

região tipo-n+

MOSFET

+

++

+ +

+

++

++ +

- --

--

- --

--

- --

--

+S

+-VG

-

-

-

-

-

-

-

-

-

86

Com isto em mente, vamos agora aplicar uma tensão positiva no gate, Vg, em relação ao substrato.

87

Continua ...

88

Apêndice

89

substrato tipo-n

região tipo-p+

região tipo-p+

MOSFET de canal-p

90

Vejamos agora o diagrama de banda de energia do MOS no equilíbrio para o caso do MOS canal-p

GATE ÓXIDO SUBSTRATOTipo-n

91

GATE ÓXIDO SUBSTRATOTipo-n






0.

A alça (EF) do lado do semicondutor permanece fixa com a posição

EF EF

EV

EC

M O S

VG = 0 V

92







0.

A alça (EF) do lado do semicondutor permanece fixa com a posição.

(EF-EV)FB

EF EF

EV

EC

M O S

VG = 0 V

93

Referência

94

http://www.eecs.berkeley.edu/~hu/Chenming-Hu_ch5.pdf

https://engineering.purdue.edu/~ee606/downloads/T5.PDF

https://cnx.org/contents/uypBDhNi@2/Basic-MOS-Structure

http://www.eecs.berkeley.edu/~hu/Chenming-Hu_ch5.pdf

https://engineering.purdue.edu/~ee606/downloads/T5.PDF

https://cnx.org/contents/uypBDhNi@2/Basic-MOS-Structure

Capacitor MOS 2 - Regimes de Polarização - Parte 1

Engineering

Transcript of Capacitor MOS 2 - Regimes de Polarização - Parte 1