Evolução dos Processadores

Arquitetura

Arquitetura Intel

x86

Processador

Micro Arquitetura

P5

Pentium

P6

Pentium Pro

Pentium II

Pentium III

NetBurst

Pentium 4

Pentium D

Xeon

Core

Xeon

Sequence

Core 2 Duo

Core i7

Arquitetura x86

• 8 Registradores de Uso Geral, 32 bits cada.

• EAX – Acumulador. Usado em operações aritméticas;

• EXC – Contador. Usado em Loops;

• EDX – Registrador de Dados. Usado em operações de Entrada/Saída de dados e em multiplicações de divisões;Entrada/Saída de dados e em multiplicações de divisões;

• EBX – Base. Usado para apontar dados no segmento DS;

• ESP – Stack Pointer. Aponta para o endereço mais baixo dos elementos da pilha;

• EBP – Apontador da Base do Frame;

• ESI – Índice da fonte de dados a copiar;

• EDI – Índice do destino de dados a copiar.

Arquitetura x86

• 6 Registradores de segmento

• CS – Segmento de Código;

• DS – Segmento de Dados;

• ES – Segmento com Dados Extra;

• FS – Segmento com mais dados;• FS – Segmento com mais dados;

• GS – Segmento com mais dados que a FS;

• SS – Segmento da Pilha.

Arquitetura x86

• 1 Registrador de Flags

• EFLAGS

• Ao carregar um novo valor no EFLAGS, os bits que aparecem no esquema como 1 ou 0 devem ser carregados como tal, de modo a preservar a compatibilidade do software com gerações futuras da arquitetura.modo a preservar a compatibilidade do software com gerações futuras da arquitetura.

• Note-se que utilizar um método convencional para aceder a este registrador produz um erro do montador (assembler), uma vez que o x86 não fornece nenhuma forma de aceder directamente ao registrador das flags. Para modificar ou ler o eflags é necessário utilizar a instrução pushf (16 bits) ou pushaf (32 bits).

Arquitetura x86

• 1 Apontador de Execução

• O apontador de execução, ou Instruction Pointer (genericamente conhecido na ciência da computação por Program Counter), do x86 é um registo interno que aponta para a próxima instrução a ser executada. para a próxima instrução a ser executada.

• O seu nome é EIP e a parte que contem os 16 bits menos significativos denomina-se IP. Tal como no caso do registo das flags, não é possível utilizar um método convencional para aceder ao apontador de Execução. Ele tem de ser introduzido no stack por meio de uma instrução call ou semelhante.

P5

• Utilizado em sua primeira versão nos processadores Intel Pentium, substituindo o 486.

• Arquitetura Superescalar - O Pentium possui dois canais de execução de dados ("pipelines") que lhe permitem completar mais do que uma instrução por ciclo de clock. Um canal (denominado "U") lida com qualquer tipo de instrução, enquanto o outro "U") lida com qualquer tipo de instrução, enquanto o outro (denominado "V") lida apenas com as instruções mais simples e comuns. O uso de mais do que um canal de dados era uma característica quase exclusiva dos processadores RISC. A sua adopção no Pentium foi uma novidade significativa na linha da plataforma x86 que até então era totalmente CISC. Depois seguiram-se outras melhorias inspiradas em tecnologias já conhecidas das máquinas RISC, mostrando ser possível combinar as duas filosofias

P5

• Barramento externo de dados de 64-bit - Tal implementação duplica a quantidade de informação em cada operação de leitura da memória. Entretanto, isto não quer dizer que o Pentium pode executar aplicações de 64 bits; seus registradores ainda são de 32 bits.registradores ainda são de 32 bits.

• Instruções MMX (apenas nos modelos posteriores) - Uma extensão com um conjunto básico de instruções SIMD desenhadas para uso em aplicações multimídia.

NetBurst

NetBurst

• Trabalha transferindo 4 dadospor clock (QDR), fazendo com que o barramento local tenha um desempenho 4x maior que o seu clock real;

• Caminho de dados entre o cache de memória L2 e o cache de dados é de 256 bits, aumentando em 4x sua velocidade de comunicação;comunicação;

• O cache L1 passou a se localizar depois do decodificador de instruções. Anteriormente, ele se localizava perto da unidade de busca;

• Aumento de 40 para 128 registradores internos;

• Possui 5 unidades de execução trabalhando em paralelo e 2 para carregar e armazenar dados na memória RAM

Core

• Multinúcleo – Capacidade de incorporar 2 ou mais núcleos em um único chip, dividindo entre si as tarefas (multitarefa);

• EM64T • Virtualização Intel – método em que sistemas operacionais x86 são

executados sob outro sistema operacional x86. Seu funcionamento é semelhante a uma máquina virtual, mas implementada em hardware.

• Bit NX - é uma tecnologia usada em alguns processadores e sistemas • Bit NX - é uma tecnologia usada em alguns processadores e sistemas operacionais que separa de modo rígido as áreas de memória que podem ser usadas para execução de código daquelas que só podem servir para armazenar dados. Ele é usada com propósitos de segurança.

• Uma área da memória que esteja marcada com o atributo NX pode ser usada somente para guardar dados, então quaisquer instruções que estejam nela não serão executadas. A técnica serve para prevenir certos tipos de ataques feitos por malwares, quando o programa malicioso insere instruções na área de dados de outro programa, tentando que elas sejam executadas a partir de lá. Esse tipo de ataque é chamado de buffer overflow.

Core

• SpeedStep - é uma tecnologia da Intel que gerencia funções do processador para uma maior eficiência em economia de energia e resfriamento. É usada atualmente na linha Core 2 e nos populares processadores Atom da série Nxxx (mais usados nos netbooks).

• Quando o computador não está sendo utilizado, ou usando pouco recursos (exemplo: fazendo um download) o SpeedStep reduz recursos (exemplo: fazendo um download) o SpeedStep reduz a voltagem e o clock do processador, diminuindo o consumo de energia e baixando a temperatura dos componentes. Isso além de gastar menos energia aumenta o tempo de vida útil do processador e das demais peças, que também serão menos exigidas (regulador de voltagem, fonte de alimentação, cooler, etc.)