Template de Relatório

SISTEMAS DIGITAIS

LABORATÓRIO I

CONCEPÇÃO DE UM CIRCUITO COMPARADOR SIMPLES

USANDO LÓGICA COMBINATÓRIA

Data do laboratório

Turno de laboratório (dia da semana e sala)

Nome dos alunos

SISTEMAS DIGITAIS 2012-2013, MEEC/LEIC

2 | P á g i n a

INTRODUÇÃO

O objectivo deste trabalho de laboratório é a concepção

de um circuito combinatório simples para comparação

de dois números A e B, ambos pertencentes ao intervalo

[0;2]. Pretende-se que o circuito apresente duas saídas:

a) um sinal de comparação A>B, válido quando

ambos os operandos estiverem no intervalo

[0;2];

b) um sinal de erro, E, indicativo de que um dos

números A ou B está fora do intervalo

especificado.

Com este trabalho pretende-se ainda desenvolver e

implementar um circuito combinatório que deverá

utilizar o menor número possível de circuitos

integrados necessários à sua implementação.

1. PROJECTO

1.1 Sinais de entrada e saída

Cada um dos sinais A ou B representa um número no intervalo [0;2]. Para representar os números

A e B em binário são necessários pelo menos 2 bits, que designaremos por (A1,A0) e (B1,B0). A

correspondência entre a representação decimal dos sinais e a representação binária está indicada

na Tabela 1.

TABELA 1 – CODIFICAÇÃO DOS SINAIS A E B NOS BITS (A1,A0) E (B1,B0).

Sinal A Valor de A

Sinal B Valor de B

A1 A0 B1 B0

0 0 010 0 0 010

0 1 110 0 1 110

1 0 210 1 0 210

1 1 310 1 1 310

Para representar a saída serão necessários dois sinais, os quais, por opção de projecto, serão

activos a HIGH:

a) A_MAIOR_QUE_B, activo quando A>B e válido sempre que ambos os números A e B

estiverem no intervalo [0;2];

b) ERRO, activo quando um dos números A ou B tiver o valor 3.

1.2 Tabela de verdade das funções A>B e E

Nota prévia:

O objectivo deste relatório é fornecer

aos alunos um exemplo de um

relatório. Naturalmente este

documento contém alguma

informação desnecessário. Os alunos

que se baseiem neste documento

deverão realizar uma análise crítica

de forma a eliminarem e/ou

acrescentarem informação que

achem necessária para o

desenvolvimento do trabalho.

A cópia do texto e respectivas

justificações presentes neste

documento corresponde a uma nota

de zero valores. Será igualmente

dada uma nota de zero valores a

grupos com o mesmo trabalho (ex:

relatórios iguais).


3 | P á g i n a

De seguida apresenta-se a tabela de verdade das funções A>B e E (Tabela 2). Note-se que a função

A>B é incompletamente específicada, pelo que em alguns casos o seu valor é “Don’t care”.

TABELA 2 - TABELA DE VERDADE DAS FUNÇÕES A_MAIOR_QUE_B E ERRO. O VALOR ELÉCTRICO DAS

FUNÇÕES ASSUME LÓGICA POSITIVA.

Sinal A Sinal B Valor lógico das saídas Valor eléctrico das saídas

A1 A0 B1 B0 A_MAIOR_QUE_B ERRO A_MAIOR_QUE_B ERRO

0 0 0 0 0 0 L L

0 0 0 1 0 0 L L

0 0 1 0 0 0 L L

0 0 1 1 X 1 X H

0 1 0 0 1 0 H L

0 1 0 1 0 0 L L

0 1 1 0 0 0 L L

0 1 1 1 X 1 X H

1 0 0 0 1 0 H L

1 0 0 1 1 0 H L

1 0 1 0 0 0 L L

1 0 1 1 X 1 X H

1 1 0 0 X 1 X H

1 1 0 1 X 1 X H

1 1 1 0 X 1 X H

1 1 1 1 X 1 X H

1.3 Determinação das expressões algébricas das funções A>B e E.

A partir da tabela de verdade indicada anteriormente, podem -se extrair directamente as

expressões algébricas das funções A>B e E, nas formas canónicas disjuntiva ou

conjuntiva. No entanto estas funções não são mínimas. Para obter expressões mínimas,

utilizamos os Mapas de Karnaugh. A Figura 1 apresenta os mapas, para as funções A>B e

E, e os respectivos agrupamentos para a expressão mínima em forma disjuntiva. Com

base nos agrupamentos apresentados, obtêm-se as seguintes funções lógicas na forma

disjuntiva:

(1a)

(1b)


4 | P á g i n a

FIGURA 1 - MAPAS DE KARNAUGH DAS FUNÇÕES A_MAIOR_QUE_B E ERRO, E RESPECTIVOS AGRUPAMENTOS

PARA A FORMA DISJUNTIVA.

Para obtenção das expressões mínimas na forma conjuntiva apresentam -se de novo na

Figura 2 os Mapas de Karnaugh para as funções A>B e E, sendo que neste caso estão

agrupados o maxtermos. Assim, as funções lógicas mínimas na forma conjuntiva são:

( )( )( ) (2a)

( )( )( )( ) (2b)

FIGURA 2 - MAPAS DE KARNAUGH DAS FUNÇÕES A_MAIOR_QUE_B E ERRO, E RESPECTIVOS AGRUPAMENTOS

PARA A FORMA CONJUNTIVA.

0 0 X 0

1 0 X 0

X X X X

1 1 X 0

00 01 11 10

00

01

11

10

B1,B0

A1,A0

0 0 1 0

0 0 1 0

1 1 1 1

0 0 1 0

00 01 11 10

00

01

11

10

B1,B0

A1,A0

a) Sinal A_MAIOR_QUE_B. b) Sinal ERRO.

0 0 X 0

1 0 X 0

X X X X

1 1 X 0

00 01 11 10

00

01

11

10

B1,B0

A1,A0

0 0 1 0

0 0 1 0

1 1 1 1

0 0 1 0

00 01 11 10

00

01

11

10

B1,B0

A1,A0

a) Sinal A_MAIOR_QUE_B. b) Sinal ERRO.

Os mapas de Karnaugh podem ser desenhados à mão, ou poderão ser usados, por exemplo,

programas de edição de imagem (ex., GIMP) ou e desenho vectorial (ex.: MS VISIO ou INKSCAPE).


5 | P á g i n a

1.4 Transformação das expressões algébricas das funções A>B e E.

1.4.1 Transformação das expressões algébricas de forma a realizar o circuito apenas com portas

NAND e NOT.

a) A partir das expressões na forma disjuntiva obtém-se:

( ) ( )

(3a)

=

( ) ( ) (3b)

b) A partir das expressões na forma conjuntiva obtém-se:

( )( )( )

( ) ( )

( )

(4a)

( )( )( )( )

( ) ( )

( ) ( )

(4b)

1.4.2 Transformação das expressões algébricas de forma a realizar o circuito apenas com portas

NOR e NOT.

a) A partir das expressões na forma disjuntiva obtém-se:

(5a)

=

(5b)

b) A partir das expressões na forma conjuntiva obtém-se:

( )( )( )

( )( )( )

( ) ( ) ( )

(6a)

( )( )( )( )

( )( )( )( )

( ) ( ) ( ) ( ) (6b)

Requisitos de

implementação:

NOT: 2 portas NAND2: 5 portas NAND3: 1 porta

Requisitos de

implementação:

NOT: 6 portas

NAND2: 7 portas

NAND3: 1 porta

NAND4: 1 porta

Requisitos de

implementação:

NOT: 6 portas NOR2: 5 portas NOR3: 1 porta

Requisitos de

implementação:

NOT: 3 portas

NOR2: 7 portas

NOR3: 1 porta

NOR4: 1 porta


6 | P á g i n a

1.5 Transformação das expressões algébricas de forma a minimizar o

número de circuitos integrados

Por observação das expressões algébricas obtidas no ponto 1.4, conclui -se que a solução

que requer menos portas lógicas corresponde à solução 1.4.1(a) – transformação da

forma disjuntiva para implementação com portas NAND e NOT – a qual requer 2 portas

NOT, 5 portas NAND2 e 1 porta NAND3. De forma a minimizar o número de circuitos

integrados, pode-se manipular a expressão de A_MAIOR_QUE_B de forma a realizar uma das

funções NAND de 2 entradas com uma porta NAND3. A partir das expressão (3a) e (3b)

obtém-se:

( ) ( )

( ) ( )

( ) ( )

A partir das expressões anteriores obtém-se o diagrama lógico do circuito,

o qual se apresenta na figura 3.

A1

A0

B1

B0

A_INVALID_L

B_INVALID_L

ERRO_H

B0

A_MAIOR_QUE_B_HB1

A0

A1

1

FIGURA 3 - DIAGRAMA LÓGICO DO COMPARADOR.

Requisitos de implementação:

NOT: 2 portas

(1x SN74LS04)

NAND2: 4 portas

(1x SN74LS00)

NAND3: 2 portas

(1x SN74LS10)

Os esquemas podem ser desenhados à mão, ou poderão ser usados, por exemplo, programas de

edição de imagem (ex., GIMP) ou e desenho vectorial (ex.: MS VISIO ou INKSCAPE).


7 | P á g i n a

1.6 Valores lógicos não especificados

De acordo com as expressões do circuito da figura 3, o valor da função A_MAIOR_QUE_B quando

A=B=3 (que não fora especificado inicialmente) será:

( ) ( ) ( )

( ) ( )

1.7 Esquema completo do circuito

Para a implementação do circuito da figura 3, é necessário recorrer a circuitos integrados com

portas NOT, NAND2 e NAND3. Dessa forma, optou-se por utilizar:

1 circuito integrado SN74LS04, o qual inclui 6 portas NOT;

1 circuito integrado SN74LS00, o qual inclui 4 portas NAND2;

1 circuito integrado SN74LS10, o qual inclui 3 portas NAND3.

Analisando o esquema dos circuitos, e considerando o empacotamento tipo N, obtém-se o esquema

eléctrico apresentado na figura 4.

A1

A0

B1

B0

ERRO_H

B0

A_MAIOR_QUE_B_H

B1

A0

A1

1

U_NAND21

23

4

56

9

108

U_NAND2

U_NAND2Nome Referência

U_NOT

U_NAND3

U_NAND2

1112

13

U_NAND2

1

3

2

4

U_NOT

U_NOT

U_NAND3

U_NAND3

12

13

345

12

6

SN74LS04N

SN74LS10N

SN74LS00N

FIGURA 4 - ESQUEMA ELÉCTRICO DO CIRCUITO COMPARADOR.


8 | P á g i n a

2. MONTAGEM E TESTE DO CIRCUITO

2.7 Utilização da ponta de prova

2.8 Análise e comentários à montagem do circuito

Para verificar a correcção do circuito implementado ligaram-se os sinais A1, A0, B1 e B0 aos

switches SW3, SW2, SW1 e SW0, respectivamente, e ainda os sinais A_MAIOR_QUE_B_H e ERRO_H aos

LEDs LED0 e LED1, respectivamente. De seguida procedeu-se à validação da tabela de verdade, a

qual se apresenta na tabela 3.

TABELA 3 - TABELA DE VERDADE DO CIRCUITO IMPLEMENTADO.

Sinal A Sinal B Valor esperado nas saídas Valor observado nas saídas

A1 A0 B1 B0 A_MAIOR_QUE_B ERRO A_MAIOR_QUE_B ERRO

0 0 0 0 L L

0 0 0 1 L L

0 0 1 0 L L

0 0 1 1 X H

0 1 0 0 H L

0 1 0 1 L L

0 1 1 0 L L

0 1 1 1 X H

1 0 0 0 H L

1 0 0 1 H L

1 0 1 0 L L

1 0 1 1 X H

1 1 0 0 X H

1 1 0 1 X H

1 1 1 0 X H

1 1 1 1 X H

PA

RA

P

RE

EN

CH

IM

EN

TO

N

O

LA

BO

RA

TÓ

RIO

Espaço deixado propositadamente em branco para resposta à alínea 2.2 no laboratório.


9 | P á g i n a

2.9 Problemas encontrados na montagem do circuito e procedimentos

usados para correcção.

3. CONCLUSÕES

Pretendeu-se com este trabalho a implementação de um circuito combinatório para

comparação de dois números no intervalo [0;2]. Para minimização da lógica combinatória

foram usados Mapas de Karnaugh, os quais permitiram extrair visualmente os termos

adjacentes e assim obter expressões simplificadas para as funções lógicas necessárias.

Extas expressões foram posteriormente transformadas de forma a permitir a realização

do circuito usando apenas portas lógicas NAND ou NOR. Esta transformação permitiu

reduzir o número de circuitos integrados utilizados na montagem do circuito

comparador.

Para obtenção do circuito final, foram comparadas as várias soluções possíveis no que

diz respeito ao número de portas lógicas e de circuitos integrados necessários. É de notar

que a partir das expressões (1) e (2) é possível aplicar algumas propriedades da Algebra

de Boole e assim obter circuitos de realização multi -nível. Por exemplo, a expressão (1a)

pode ser alterada de forma a colocar o termo em evidência. No entanto, como neste

caso tal alteração não leva a uma redução do número de portas lógicas ou de circuitos

integrados necessários, esta opção de projecto não foi realizada.

Espaço deixado propositadamente em branco para resposta no laboratório

Outros comentários ao trabalho realizado e resultados obtidos experimentalmente.

Concluir sobre problemas na montagem do trabalho de laboratório e possíveis soluções

Deixar espaço no relatório para terminar a resposta no laboratório.

Template de Relatório

Documents

Transcript of Template de Relatório