banner yasuda
1
Pré-distorsor digital em banda base para a linearização de um amplificador de potência: síntese em FPGA e consumo de potência Felipe Issamu Yasuda IC remunerada - UFPR/TN Orientador: Eduardo Gonçalves de Lima/DELT Em vista da larga expansão da telefonia móvel há a necessidade de melhorias na transmissão do sinal, visando a qualidade do sinal e minimizando o consumo de potência, devido a questões ambientais, além do tamanho e da duração das baterias de equipamentos portáteis. Um dos meios é a construção de um pré distorsor digital de banda base (DPD) para amplificadores de potência (PA) que será sintetizada em uma FPGA. O objetivo principal foi estimar o seu consumo de potência. Para a construção do DPD foi utilizado o modelo polinômio com memória, uma representação simplificada da série de Volterra [1]. O sinal em questão foi dividido em componentes reais e imaginárias. Foi então obtido o quadrado desses sinais, somados os resultados e então processados por uma Look-up Tables (LUT). Sua saída foi multiplicada pelo sinal de entrada. A mesma sequência de operações foi feita para um sinal anterior e suas componentes foram somadas. Os resultados da análise de potência foram obtidos a partir do programa ISE Desing Suite para a placa utilizada Xilinx Virtex 5 LX50T. O programa estima a quantidade de unidades lógicas utilizadas. No caso do sinal com 16 bits de entrada e de saída o total utilizado foi de 4401 unidades lógicas. A quantidade de unidades lógicas utilizadas para cada tipo de operação presentes no modelo de polinômio com memória foram extraidas. Conforme a tabela 1 abaixo. A quantidade limite de slice LUTs que pode ser utilizado pela FPGA Virtex5 LX50T é de 28800 e de DSPs é de 48. A partir dos dados obtidos, é possível observar que ao variar-se o número de bits tanto da entrada quanto da saída não há uma grande variação no possível consumo total de potência da placa. [1] Gilabert,P.L; et al. Multi-Lookup Table FPGA Implementation of an Adaptive Digital Predistorter for Linearizing RF Power Amplifiers With Memory Effects. IEEE TRANSAC. ON MTT, v. 56, n. 2, 2008. Tabela 1: Uso da FPGA para os DPDs implementados Bits na entrada das LUTs Bits nas saídas das LUTs Slice LUTs DSP48 8 16 442 12 7 14 319 12 6 12 255 12 10 10 62 12 8 8 45 12
description
Pré-distorsor digital em banda base para a linearização de um amplificador de potência: síntese em FPGA e consumo de potência Felipe Issamu Yasuda IC remunerada - UFPR/TN Orientador: Eduardo Gonçalves de Lima/DELT. - PowerPoint PPT Presentation
Transcript of banner yasuda
Pré-distorsor digital em banda base para a linearização de um amplificador de potência: síntese em FPGA e consumo de potência
Felipe Issamu YasudaIC remunerada - UFPR/TNOrientador: Eduardo Gonçalves de Lima/DELT Em vista da larga expansão da telefonia móvel há a necessidade de melhorias na transmissão do sinal, visando a qualidade do sinal e minimizando o consumo de potência, devido a questões ambientais, além do tamanho e da duração das baterias de equipamentos portáteis. Um dos meios é a construção de um pré distorsor digital de banda base (DPD) para amplificadores de potência (PA) que será sintetizada em uma FPGA. O objetivo principal foi estimar o seu consumo de potência. Para a construção do DPD foi utilizado o modelo polinômio com memória, uma representação simplificada da série de Volterra [1]. O sinal em questão foi dividido em componentes reais e imaginárias. Foi então obtido o quadrado desses sinais, somados os resultados e então processados por uma Look-up Tables (LUT). Sua saída foi multiplicada pelo sinal de entrada. A mesma sequência de operações foi feita para um sinal anterior e suas componentes foram somadas.
Os resultados da análise de potência foram obtidos a partir do programa ISE Desing Suite para a placa utilizada Xilinx Virtex 5 LX50T. O programa estima a quantidade de unidades lógicas utilizadas. No caso do sinal com 16 bits de entrada e de saída o total utilizado foi de 4401 unidades lógicas. A quantidade de unidades lógicas utilizadas para cada tipo de operação presentes no modelo de polinômio com memória foram extraidas. Conforme a tabela 1 abaixo.
A quantidade limite de slice LUTs que pode ser utilizado pela FPGA Virtex5 LX50T é de 28800 e de DSPs é de 48. A partir dos dados obtidos, é possível observar que ao variar-se o número de bits tanto da entrada quanto da saída não há uma grande variação no possível consumo total de potência da placa.
[1] Gilabert,P.L; et al. Multi-Lookup Table FPGA Implementation of an Adaptive Digital Predistorter for Linearizing RF Power Amplifiers With Memory Effects. IEEE TRANSAC. ON MTT, v. 56, n. 2, 2008.
Tabela 1: Uso da FPGA para os DPDs implementados
Bits na entrada das LUTs
Bits nas saídas das LUTs Slice LUTs DSP48
8 16 442 12
7 14 319 12
6 12 255 12
10 10 62 12
8 8 45 12
