Apostila_EletIV

Eletrnica IV

Fernando Antnio Pinto Barqui

Departamento de Eletrnica Escola Politcnica

Universidade Federal do Rio de Janeiro

Material no disponvel para publicao

2

ndice Introduo .............................................................................................................................................. 6 Captulo 1 ............................................................................................................................................... 7 Amplificadores de Potncia .................................................................................................................. 7

1.1 Amplificador Classe A ........................................................................................................... 7 1.1.1 Eficincia ............................................................................................................................. 8

1.2 Amplificador Classe B ......................................................................................................... 10 1.2.1 Eficincia ........................................................................................................................... 11 1.2.2 Distoro Harmnica ......................................................................................................... 12

1.3 Amplificador Classe AB ...................................................................................................... 13 1.4 Amplificador Classe C ......................................................................................................... 13 1.5 Amplificador Push-Pull ....................................................................................................... 14

1.5.1 Distoro de Crossover ...................................................................................................... 14 1.6 Dissipadores de Calor .......................................................................................................... 15

1.6.1 Resistncia Trmica ........................................................................................................... 15 1.6.2 Regio Trabalho do Transistor em Funo da Temperatura .............................................. 16 1.6.3 Segundo Breakdown .......................................................................................................... 17

1.7 Circuitos Para Polarizao Classe AB ................................................................................. 17 1.7.1 Polarizao Com Diodos ................................................................................................... 17 1.7.2 Multiplicador de VBE ......................................................................................................... 18

1.8 Exemplo de Projeto .............................................................................................................. 20 Captulo 2 ............................................................................................................................................. 26 Amplificador Sintonizado ................................................................................................................... 26

2.1 Circuito RLC de Segunda Ordem ........................................................................................ 26 2.2 Amplificadores com Sintonia Sncrona ............................................................................... 28 2.3 Amplificador de Banda Plana .............................................................................................. 30 2.4 Fator de Qualidade ............................................................................................................... 30

2.4.1 Fator de Qualidade dos Indutores ...................................................................................... 30 2.4.2 Fator de Qualidade dos Capacitores .................................................................................. 31

2.5 Indutores Acoplados ............................................................................................................ 32 2.5.1 Modelos Equivalentes Para Indutores Acoplados .............................................................. 32 2.5.2 Autotransformador ............................................................................................................. 33 2.5.3 Mltiplos Indutores Acoplados .......................................................................................... 33 2.5.4 Relao de Impedncias no Transformador ....................................................................... 34

Captulo 3 ............................................................................................................................................. 39 Amplificadores Classe C ..................................................................................................................... 39

3.1 Eficincia do Amplificador em Classe C ............................................................................. 40


3

Captulo 4 ............................................................................................................................................. 43 Redes de Casamento de Impedncias ................................................................................................ 43

4.1 Transformaes de Impedncias .......................................................................................... 43 4.1.1 Transformao Indutor Srie-Paralelo Com Resistor ........................................................ 43 4.1.2 Transformao Capacitor Paralelo-Srie com Resistor ..................................................... 45

4.2 Rede Com T de Capacitores e Indutor ................................................................................. 46 4.3 Rede em ............................................................................................................................ 48 4.4 Rede em Modificada ......................................................................................................... 48 4.5 Resumo das Redes de Casamento de Impedncias .............................................................. 49 4.6 Redes de Casamento com Zeros de Transmisso ................................................................ 51

4.6.1 Zeros de Transmisso com circuito LC Paralelo ............................................................... 51 4.6.2 Zeros de Transmisso com Circuito LC Srie ................................................................... 51

4.7 Exemplos ............................................................................................................................. 52 4.7.1 Casamento de Impedncias de Uma Antena ...................................................................... 52 4.7.2 Eliminao do 2 Harmnico, com Zero de Transmisso ................................................. 53

4.8 Impedncia para Grandes Sinais .......................................................................................... 54 4.9 Parmetros Y ........................................................................................................................ 56 4.10 Exemplo de Projeto .............................................................................................................. 57

Captulo 5 ............................................................................................................................................. 61 Osciladores Senoidais .......................................................................................................................... 61

5.1 Osciladores LC ..................................................................................................................... 62 5.1.1 Oscilador Colpitts em Base Comum .................................................................................. 62 5.1.2 Oscilador Colpitts em Emissor Comum ............................................................................ 65 5.1.3 Oscilador Hartley em Base Comum .................................................................................. 66 5.1.4 Oscilador Hartley em Emissor Comum ............................................................................. 67 5.1.5 Ajuste da Freqncia de Oscilao .................................................................................... 67

5.2 Exemplo de Projeto .............................................................................................................. 68 5.3 Oscilador a Cristal ................................................................................................................ 70

5.3.1 Cristal Oscilador ................................................................................................................ 70 5.3.2 Oscilador Colpitts a Cristal ................................................................................................ 72 5.3.3 Exemplo de Projeto ............................................................................................................ 74 5.3.4 Oscilador Colpitts com Cristal em Ressonncia Srie ....................................................... 76 5.3.5 Oscilador Pierce com Porta Lgica ................................................................................... 76

Captulo 6 ............................................................................................................................................. 79 Modulao de Amplitude .................................................................................................................... 79

6.1 Modulador AM de Alto Nvel .............................................................................................. 81 6.1.1 Consideraes de Projeto ................................................................................................... 83

6.2 Modulador AM de Alto Nvel com Amplificador Classe C ................................................ 86 6.3 Modulador Chopper ............................................................................................................. 87


4

6.3.1 Exemplo de Circuito .......................................................................................................... 88 6.4 Modulao AM por Dispositivo No Linear ....................................................................... 90

6.4.1 Implementao com JFET ................................................................................................. 91 6.5 Multiplicador Analgico - Clula de Gilbert ....................................................................... 92

Captulo 7 ............................................................................................................................................. 96 Demodulao AM ................................................................................................................................ 96

7.1 Demodulador por Deteco de Pico de Envoltria .............................................................. 96 7.2 Demodulador AM por Deteco de Valor Mdio de Envoltria ......................................... 98 7.3 Detector Sncrono .............................................................................................................. 100

Captulo 8 ........................................................................................................................................... 102 Modulao de Freqncia e Fase ..................................................................................................... 102

8.1 Modulao de Fase (PM) ................................................................................................... 102 8.2 Modulao de Freqncia (FM) ......................................................................................... 102

8.2.1 Modulador de Armstrong................................................................................................. 105 8.2.2 Modulador com VCO (Voltage-Controlled-Oscillator) ................................................... 106 8.2.3 Modulador de FM com Freqncia Estabilizada por Cristal ........................................... 108

8.3 Demodulao de FM .......................................................................................................... 110 8.3.1 Demodulador no Domnio da Freqncia ........................................................................ 111 8.3.2 Demodulador com Detector de Quadratura ..................................................................... 112

8.4 Interferncia no Sinal de FM ............................................................................................. 115 8.4.1 Circuito de Pr-nfase ..................................................................................................... 116 8.4.2 Circuito de De-nfase ...................................................................................................... 116

Captulo 9 ........................................................................................................................................... 118 Fontes Chaveadas .............................................................................................................................. 118

9.1 Conversor Boost................................................................................................................. 118 9.2 Conversor Buck ................................................................................................................. 123 9.3 Conversor Buck-Boost ....................................................................................................... 126 9.4 Conversor Flyback ............................................................................................................. 129 9.5 Conversor Forward ............................................................................................................ 134 9.6 Dimensionamento do Ncleo ............................................................................................. 137 9.7 Fonte de Tenso VCC .......................................................................................................... 138

Captulo 10 ......................................................................................................................................... 140 Conversores Digital-Analgico e Analgico-Digital ....................................................................... 140

10.1 Conversor Digital-Analgico com Rede R-2R .................................................................. 140 10.2 Circuito Sample-Hold ........................................................................................................ 141 10.3 Conversor Analgico-Digital Com Rampa Digital ............................................................ 142 10.4 Conversor Analgico-Digital Por Aproximaes Sucessivas ............................................ 143 10.5 ADC de Rampa Simples .................................................................................................... 144 10.6 ADC de Rampa Dupla ....................................................................................................... 145


5

10.7 Conversor Flash ................................................................................................................. 146 10.8 Conversor ..................................................................................................................... 148

10.8.1 Implementao do Conversor a Capacitor Chaveado ................................................ 150 Captulo 11 ......................................................................................................................................... 153 Phase Locked Loop (PLL) ................................................................................................................ 153

11.1 Funo de Transferncia do PLL ....................................................................................... 154 11.2 Loop-Filter ......................................................................................................................... 154 11.3 Erro em Regime Permanente para um Degrau de Fase ...................................................... 156 11.4 Erro em Regime Permanente para um Degrau de Freqncia ........................................... 156 11.5 VCO com Offset ................................................................................................................ 157 11.6 Parmetros Caractersticos do PLL .................................................................................... 157

11.6.1 Hold-in Range .................................................................................................................. 157 11.6.2 Lock-in Range ................................................................................................................. 158 11.6.3 Pull-in Range ................................................................................................................... 158

11.7 Aplicaes do PLL ............................................................................................................. 159 11.7.1 Demodulao de Freqncia ............................................................................................ 159 11.7.2 Modulador de Freqncia e Fase ..................................................................................... 161 11.7.3 Modulador FM com Multiplicador de Freqncia ........................................................... 163 11.7.4 Sintetizador de Freqncias ............................................................................................. 163 11.7.5 Sintetizador de Freqncias com Prescaler ...................................................................... 164 11.7.6 Sintetizador de Freqncias com Prescaler de Mdulo P+Q ........................................... 164

11.8 Detectores de Fase ............................................................................................................. 166 11.8.1 Detector de Fase por Multiplicao Analgica ................................................................ 166 11.8.2 Detector de Fase com Ou-Exclusivo ............................................................................... 167 11.8.3 Detector de Fase Seqencial com Flip-Flop .................................................................... 168


6

Introduo Esta apostila abrange a ementa da disciplina Eletrnica IV, ministrada no Departamento de Eletrnica da Universidade Federal do Rio de Janeiro.

Quando iniciei minhas atividades como professor da cadeira Eletrnica IV, tive muita dificuldade em selecionar um nmero reduzido de material bibliogrfico, necessrio ao acompanhamento do curso. Isto se deve grande diversidade dos assuntos abordados.

Tendo acumulado a experincia de alguns anos no exerccio desta disciplina, senti-me motivado a produzir este material, e fornecer aos alunos uma fonte de consulta concisa, mas ao mesmo tempo detalhada em muitos aspectos, e de fcil aquisio.

Neste texto so abordados aspectos tericos e prticos para o projeto de amplificadores de potncia para udio e radio freqncia; moduladores e demoduladores de amplitude, fase e freqncia; fontes chaveadas; conversores analgico-digitais; circuitos com PLL.


7

Captulo 1

Amplificadores de Potncia Os amplificadores tm como objetivo alterar o nvel de um sinal. Por exemplo, consideremos um amplificador de udio que recebe um sinal tnue de um microfone, eleva seu nvel por um fator A, e aplica-o a um alto-falante. Alm do ganho A, a resistncia da carga (alto-falante) uma componente que deve ser cuidadosamente considerada no projeto do amplificador.

Muitos parmetros foram definidos para caracterizao dos amplificadores, cujos principais so: o ganho de tenso (ou corrente) A; a freqncia de corte; a potncia de sada, o slew-rate; a distoro harmnica total (THD); a distoro por intermodulao; a eficincia.

Um parmetro muito importante a eficincia , que relaciona a potncia mdia CCV

P que a fonte de

alimentao d ao circuito e a potncia mdia LP que o amplificador d carga, conforme a equao 1.1.

CC

L

V

PP

(1.1)

A eficincia nos mostra quanta potncia AP foi desperdiada no amplificador, normalmente sob forma de calor, conforme a equao 1.2.

1 1CCA V L L

P P P P (1.2)

Portanto, um amplificador com potncia de sada de 100W e eficincia de 50%, desperdia 100AP W sob forma de calor, obrigando a fonte ser capaz de gerar 200W. Quanto maior for a

eficincia melhor ser o amplificador, sendo o limite fsico 1 . Muitas configuraes foram desenvolvidas para implementao dos amplificadores, mais especificamente para o estgio de sada, das quais estudaremos as principais que so as classes A, B, AB e C. A definio de cada classe depende do tipo de polarizao do estgio de sada, e para cada uma temos uma caracterstica prpria de eficincia.

1.1 Amplificador Classe A Tomemos como exemplo o circuito da Fig. 1.1, onde inv t uma fonte senoidal. A classe de operao depende da regio de trabalho do transistor.


8

Q1VccVo(t)

RL

0

Vin(t)

Ic(t)

Vbq

Fig. 1.1: Amplificador de tenso.

Quando o transistor est sempre na regio ativa, o amplificador opera em classe A, e a corrente de coletor comporta-se como na Fig. 1.2.

Fig. 1.2: Operao em classe A.

1.1.1 Eficincia Sabemos que

sino CC C L CC Cq L m LV t V I t R V I R I t R e podemos considerar que a tenso de sada , de forma geral, dada por

sino CC C L Cq o Cq mV t V I t R V v t V V t (1.3) A corrente que circula pela fonte de tenso a mesma do coletor, e pode ser calculada por

sinCC

CC Cq mCC oV

L L

V V V tV V tI t

R R (1.4)

e a potncia instantnea entregue pela fonte

2 sinCC CC

CC CC Cq CC mV V CC

L

V V V V V tP t I t V

R (1.5)

Podemos calcular a potncia mdia CCV

P pelo valor mdio da equao 1.5, ou seja:

2 2

0

sin1CC

TCC CC Cq CC m CC CC Cq

VL L

V V V V V t V V VP dt

T R R (1.6)

A potncia instantnea entregue carga RL dada por


9

2 2 22CC o CC CC o o

LL L

V V t V V V t V tP t

R R

e cujo valor mdio

2 2 22 20

2 221 T CC CC Cq Cq mCC CC o oL

L L

V V V V VV V V t V tP dt

T R R (1.7)

Da equao 1.7 notamos que a parcela de potncia relacionada ao sinal de entrada (por exemplo o som) 2 2m LV R e portanto, podemos considerar que efetivamente a potncia mdia til na carga

2

2m

LL

VPR

(1.8)

Consideremos tambm que o circuito opera com excurso de sada simtrica e mxima amplitude de sinal. Desta forma, temos que a tenso mxima de sada CCV e a mnima CEsatV , ou seja:

max

min

CC o Cq m

CEsat o Cq m

V V t V V

V V t V V

(1.9)

Pela soluo do sistema de equaes 1.9, obtemos

2

2

CC CEsatCq

CC CEsatm

V VV

V VV

(1.10)

Substituindo 1.10 em 1.6 e 1.8, obtemos

2

2 2

2

28

CC

CC CC CEsatV

L

CC CC CEsat CEsatL

L

V V VPR

V V V VPR

(1.11)

Finalmente, temos para a eficincia mxima terica do amplificador classe A a expresso

2 2

2

24

CC CC CEsat CEsat

CC CC CEsat

V V V VV V V

(1.12)

Quando CEsatV suficientemente pequeno para ser desprezado, a equao 1.12 reduz-se a 1 4 . Isto significa que somente 25% da potncia entregue pela fonte considerada til. Se fossemos projetar um amplificador de udio para 100W de sada, desperdiaramos 300W sob forma de calor no transistor.

Uma forma alternativa de implementao de um amplificador classe A com eficincia superior pode ser vista na Fig. 1.3. O indutor L1 e o capacitor C1 so suficientemente elevados, para que nas freqncias de trabalho, L1 seja um circuito aberto e C1 um curto-circuito. A tenso DC armazenada no capacitor CCV , pois o indutor no oferece resistncia passagem da corrente contnua. Temos ento que a tenso de sada no coletor CV t est deslocada de VCC em relao a oV t . Assumindo que

CEsatV seja zero, CV t pode ser no mnimo zero, obrigando uma excurso de sinal negativa igual a VCC. Portanto, para excurso de sinal simtrica, devemos ter

sin sino m CCv t V t V t (1.13) Com o mximo de tenso na sada, o transistor est cortado e toda corrente que passa pelo indutor direcionada para a carga. Sabemos que o indutor, neste caso, funciona como fonte de corrente, e sua corrente a prpria ICq. Portanto temos que


10

CCCqL

VIR

(1.14)

Utilizando as equaes 1.13 e 1.14, podemos calcular as potncias mdias entregues pela fonte e a consumida pela carga, ou seja:

2

CC

CCV CC Cq

L

VP V IR

(1.15)

e

2

2CC

LL

VPR

(1.16)

A eficincia obtida das equaes 1.15 e 1.16, ou seja:

0.5CC

L

V

PP

(1.17)

Este valor consideravelmente melhor que o anterior, mas a implementao do indutor no prtica. Este circuito dificilmente usado para grandes potncias de sada.

Q1

0

Vcc

C1

Vbq

RL

L1

Vc(t)

Vin(t)

+ _Vcc

Ic(t)

Vo(t)

Fig. 1.3: Amplificador classe A com indutor.

Um fato interessante que podemos observar que a tenso no coletor CV t pode ser mais elevada que a da fonte. Isto possvel pois o indutor atua como fonte de corrente, e acumula energia.

1.2 Amplificador Classe B Considere o seguidor de emissor da Fig. 1.4. O transistor no possui polarizao DC, estando a base conectada diretamente fonte sinal. Somente quando inv t exceder a tenso de juno VBE, haver corrente de coletor e tenso de sada, conforme a Fig. 1.5.

Ic(t)

Vo(t)

Vin(t)

0

Q1

RL

Vcc

Fig. 1.4: Amplificador classe B.


11

Fig. 1.5: Corrente e tenso na carga do amplificador classe B.

Podemos observar que somente o ciclo positivo do sinal de entrada aplicado carga, e tambm com desconto de VBE. A queda de VBE pode ser compensada com o circuito da Fig. 1.6.

Q1

RL

Vo(t)

Ic(t)

Vcc

0

Vbe

Vin(t)

Fig. 1.6: Amplificador classe B com compensao para VBE.

1.2.1 Eficincia Podemos calcular a potncia mdia da fonte e da carga considerando que a corrente de coletor a mesma que circula por RL. Desta forma temos que

22 2 2

0

sin14

Tm m

LL L

V t VP dtT R R

(1.18) e

2 20 0

sin1 1CC

T TCC m CC m

V CC CL L

V V t V VP V I t dt dtT T R R

(1.19)

De posse das equaes 1.18 e 1.19 obtemos a eficincia

4

CC

mL

V CC

VPP V

(1.20)

Considerando o caso ideal, onde a tenso de pico na sada pode chegar a VCC, temos para eficincia mxima terica do amplificador classe B

78.5%4 (1.21)

Entretanto, devemos considerar a possibilidade de m CCV V , devido ao VCEsat e a outros fatores. Ao contrrio dos amplificadores classe A, no classe B a potncia dissipada pela fonte dependente do nvel mximo da sada. interessante observarmos que a potncia mdia dissipada QP no transistor dada pela equao 1.22, e cujo grfico o da Fig. 1.7.


12

2

4CCCC m m

Q V LL L

V V VP P PR R (1.22)

Derivando a equao 1.22 em relao a Vm e igualando a zero, conclumos que a potncia mxima dissipada no transistor ocorre para 2m CCV V , e com valor dado pela equao 1.23. Este valor deve ser considerado no clculo dos dissipadores de potncia, conforme ser mostrado mais frente. Observamos que o ponto de maior aquecimento do transistor no coincide com a condio de potncia mxima de sada, conforme mostrado na Fig. 1.7.

2

max 2CC

QL

VPR (1.23)

Fig. 1.7: Potncia mdia dissipada no transistor.

1.2.2 Distoro Harmnica A distoro harmnica total (THD) mede a quantidade relativa de harmnicos produzidos pelo amplificador. Se aplicarmos um sinal senoidal entrada do amplificador, a sada ser de forma geral uma onda peridica, que pode ser representada pela srie de Fourier, conforme a equao 1.24.

0 1 0 1 2 0 2 0sin sin 2 ... sin ...o n nv t V V t V t V n t (1.24) A THD calculada pela equao 1.25.

2

2

1

nn

VTHD

V

(1.25)

No caso do amplificador classe B, ov t pode ser expresso pela srie de Fourier como 0 0 0

1sin coso n n

nv t V A n t B n t

(1.26)

onde

00

00

00

1

2 sin

2 cos

T

o

T

n o

T

n o

V v t dtT

A v t n t dtT

B v t n t dtT

(1.27)

Desconsiderando o nvel DC, temos

2 2

2

2 21 1

n nn

A BTHD

A B

(1.28)


13

No amplificador em questo, temos que

20 00

1 sinT

mm

VV V t dtT

(1.29) 2 0 0

0

2, 12 sin sin0, 1

Tm

n m

V nA V t n t dt

nT (1.30)

e

2

0 020

0, para mpar2 2sin cos , para par

1

T

mn m

nVB V t n t dt nT n

(1.31)

Segundo a equao 1.26 temos

0 021 2sin cos 22 2 1m m mo nV V Vv t t n tn

(1.32) Pela equao 1.28, a THD

2

21

22 1

43.52%

2

m

n

m

Vn

THD V

(1.33)

Para sistemas de udio de alta fidelidade, este valor de THD muito elevado, tornando este tipo de amplificador inapropriado.

1.3 Amplificador Classe AB Conforme vimos, o amplificador classe B deve ser compensado para queda de VBE. Isto feito simplesmente colocando uma fonte DC de valor VBE na base do transistor. Entretanto, cada transistor possui um VBE ligeiramente diferente e que varia com a temperatura. Torna-se difcil fazer esta compensao com exatido. Normalmente, aplicamos uma fonte de tenso na base, ligeiramente maior que VBE, para estabelecer uma pequena corrente de polarizao no transistor. Esta corrente no suficiente para coloc-lo em classe A, mas garante a compensao de VBE. Este tipo de operao chamado classe AB, e ser melhor explorado nos amplificadores push-pull.

1.4 Amplificador Classe C As correntes de coletor nos amplificadores classe A e B conduzem com ngulos de 360 e 180 respectivamente, nos circuitos classe C a conduo se d com ngulos menores que 180, conforme a Fig. 1.8. Este tipo de configurao tem sua principal aplicao nos circuito de radio freqncia (RF), e ser melhor estudado mais frente.

Fig. 1.8: Conduo da corrente no amplificador classe C.


14

1.5 Amplificador Push-Pull Os amplificadores push-pull so compostos por dois circuitos classe B em oposio de fase. Enquanto um amplificador conduz no ciclo positivo, o outro o faz no ciclo negativo. Isto ajuda a reduzir drasticamente a THD.

A configurao mais empregada atualmente o estgio de sada com par complementar, que utiliza transistores NPN e PNP, conforme a Fig. 1.9.

RL

-VCC

VCC

Vin(t)Vo(t)

QP

QN

Fig. 1.9: Estgio de sada em push-pull.

A configurao da Fig. 1.9 emprega duas fontes simtricas. Entretanto, podemos implementar o circuito com fonte unipolar, ao custo de um capacitor de desacoplamento a mais, conforme a Fig. 1.10. O capacitor C calculado, segundo a especificao de freqncia de corte inferior fCI, pela equao 1.34, onde ro uma estimativa da resistncia de sada dos transistores. Normalmente, ro desprezado.

1

2 CI L oC

f R r (1.34)

VCC

QP

Vo(t)Vin(t)

RL

C

QN

Vbb

Vcc/2

+ _Vcc/2

Fig. 1.10: Estgio de sada em push-pull, com fonte unipolar.

1.5.1 Distoro de Crossover Tomemos como exemplo o circuito da Fig. 1.9. Para uma fonte de sinal sinin mv t V t , haver conduo do transistor NPN quando

Nin BEv t V , e no transistor PNP quando in BEpv t V .

Quando o transistor NPN est em conduo, o PNP encontra-se cortado, pois a tenso entre base e emissor maior que

PBEV . O Mesmo ocorre com o transistor NPN quando o PNP est em conduo,

pois a tenso entre base e emissor menor que NBE

V . Portanto, os dois transistores trabalhando em conjunto permitem ao circuito operar nos ciclos positivo e negativo do sinal, conforme a Fig. 1.11a. Podemos observar um desnvel no sinal de sada, tanto no ciclo positivo quanto no negativo, que corresponde a

NBEV e

PBEV . Isto chamado de crossover e provoca distoro harmnica.

O crossover pode ser eliminado com o uso de fortes realimentaes negativas ou atravs de pr-polarizao do estgio de sada, levando o amplificador a operar em classe AB. Com este procedimento obtemos baixssima THD, conforme a Fig. 1.11b.


15

(a) (b)

Fig. 1.11: Sinal de sada do estgio push-pull: a) com crossover; b) sem crossover.

O circuito da Fig. 1.12 representa a forma esquemtica para compensao do crossover.

VCC

-VCC

RL

Vben

QN

Vo(t)

Vin(t) | Vbep|

QP

Fig. 1.12: Compensao do crossover.

1.6 Dissipadores de Calor Os amplificadores de potncia, como todos os dispositivos eletrnicos, por exemplo, os microprocessadores, dissipam energia sob forma de calor. Esta energia deve ser retirada do encapsulamento dos componentes que esto aquecendo, para evitar danos s junes semicondutoras. Em geral, uma juno semicondutora suporta temperaturas na faixa de 150C. Os componentes eletrnicos para aplicaes em potncia possuem uma rea destinada dissipao trmica, onde se acopla um dissipador de calor.

1.6.1 Resistncia Trmica O dimensionamento dos dissipadores torna-se muito simples, se considerarmos o sistema em equilbrio trmico e as fontes de potncia constantes. O mecanismo de transferncia de calor pode ser simplificado como na Fig. 1.13. A fonte de calor corresponde fonte de potncia, por exemplo uma juno PN, e o material um obstculo que separa dois meios, por exemplo carcaa do transistor. Em equilbrio trmico, a equao que relaciona a diferena de temperatura ( 1 2T T ) e a potncia transferida pelo material

1 2T T R P (1.35) onde R a resistncia trmica do material em C W

. A resistncia trmica depende de vrios fatores como por exemplo: a composio do material; a cor (o preto dissipa mais calor); rea ( R inversamente proporcional rea); ao meio refrigerante (ar, gua, etc).

Umas das especificaes dos dispositivos de potncia so as resistncias trmicas da juno (ou ncleo) para a carcaa JCR e da carcaa para o ar CAR . Um dispositivo isolado, sem dissipador de calor, apresenta uma resistncia trmica da juno (ou ncleo) para o ar JAR dada por


16

JA JC CAR R R (1.36)

Fig. 1.13: Mecanismo de transferncia de calor.

Quando temos uma seqncia de materiais acoplados mecanicamente, conforme a Fig. 1.14, a diferena de temperatura nas interfaces calculada simplesmente por

01

N

N nn

T T P R

(1.37) onde nR a resistncia trmica de cada corpo.

Fig. 1.14: Transferncia de calor por mltiplos obstculos.

1.6.2 Regio Trabalho do Transistor em Funo da Temperatura Os dispositivos semicondutores suportam uma temperatura limite na juno, que limita a potncia mxima dissipada. Considerando que o transistor suporta uma corrente de coletor mxima ICmax e uma temperatura de juno TJmax, temos que a potncia dissipada no transistor PQmax deve respeitar s inequaes 1.38, onde TA a temperatura do ar e JA JC CAR R R .

max

max

Q C CC

J AQ

JA

P I V

T TP

R

(1.38)

Das inequaes 1.38, conclumos que o transistor deve operar dentro da regio hachurada do grfico da Fig. 1.15a. Entretanto, quando acoplamos um dissipador de calor ao transistor, o termo

CAR substitudo por CD DAR R , que a soma das resistncias trmicas da carcaa para o dissipador e do dissipador para o ar. Mas CDR muito menor que DAR , de forma que podemos considerar a nova resistncia trmica total como sendo JA JC DAR R R , e muito menor que JAR . A curva de operao segura torna-se a da Fig. 1.15b, onde podemos observar que, para mesma temperatura, o transistor pode dissipar mais potncia.


17

(a) (b)

Fig. 1.15: Curva de operao segura do transistor: a) ao ar livre; b) com dissipador.

1.6.3 Segundo Breakdown Imagens de infravermelho obtidas de transistores de potncia em operao mostram que a distribuio de calor na juno no uniforme, criando pontos quentes. O aparecimento destes pontos est relacionado com a intensidade de corrente. Os pontos quentes destroem a juno aos poucos, reduzindo a vida til do transistor. Este efeito conhecido como secundo breakdown (o primeiro breakdown devido tenso de ruptura da juno). Normalmente, os fabricantes de transistores fornecem uma famlia de curvas, para cada valor de temperatura na juno, relacionando a corrente mxima de coletor e a tenso VCE, como exemplo a Fig. 1.16.

Fig. 1.16: Curva de operao segura, com segundo breakdown.

1.7 Circuitos Para Polarizao Classe AB A compensao de crossover mostrada na Fig. 1.12 no prtica, pois implica no uso de duas fontes de tenso alm da alimentao. Estas tenses devem ser geradas atravs de elementos passivos.

1.7.1 Polarizao Com Diodos O circuito da Fig. 1.17 mostra um estgio de sada push-pull em classe AB, polarizado com diodos. A fonte de corrente IB fora uma queda de tenso em cada diodo, que aproximadamente igual a VBE. Desta forma as junes base-emissor dos transistores encontram-se pr-polarizadas. Sabemos que a tenso da juno semicondutora varia com a temperatura, tipicamente 2mV C , e a compensao deve acompanhar esta variao, para ser efetiva. Caso contrrio, com o aquecimento, os transistores reduziriam seus VBEs e ficariam excessivamente polarizados, a corrente em excesso nos coletores aumentaria a temperatura, e foraria uma reduo ainda maior dos VBEs. Este processo, que conhecido como colapso trmico, continuaria at a destruio do transistor.

Para realizarmos uma compensao dinmica, basta colocarmos os diodos em contato com os dissipadores de calor pois desta forma, a temperatura ser aproximadamente a mesma dos transistores. Com isto, as tenses nas junes dos diodos variam junto com os VBEs, e as correntes de coletor permanecem estveis.


18

QP

QN

Rb

D1

C1D2

Ib

-VCC

C1

RL

VCC

Vin(t)

Vo(t)

Fig. 1.17: Polarizao classe AB com diodos.

1.7.2 Multiplicador de VBE A compensao com diodos muito empregada, mas possui o inconveniente de no ser possvel ajustar a tenso entre as bases. Isto somado ao fato das junes dos diodos no serem exatamente iguais s dos transistores, torna este circuito inapropriado para algumas aplicaes, principalmente s de elevada potncia.

O circuito da Fig. 1.18, conhecido com multiplicador de VBE, permite ajustar uma tenso Vo proporcional ao VBE de um transistor. Se acoplarmos o transistor Q ao dissipador do estgio de sada, temos uma polarizao compensada para variao de temperatura, e com ajuste de tenso.

R2

Vo

+

R1

Ix

_

Q

Fig. 1.18: Multiplicador de VBE.

Para analisarmos o circuito, consideremos a Fig. 1.19.


19

1

Vo

_

Ix 2Ib

R1

Ic

Q

R2

Vbe

+

+

_

Fig. 1.19: Circuito para anlise do multiplicador de VBE.

Extraindo as equaes nodais, temos o sistema 1.39.

2

2 1

0

o BEC x

BE o BEB

C B

V V I IR

V V V IR R

I I

(1.39)

Do sistema de equaes 1.39 obtemos

2 21

11 1o BE x

R RV V IR

(1.40)

Considerando muito grande, de forma que 1 1 , temos que 2 2

1

11o BE x

R RV V IR

(1.41)

Da equao 1.41, se considerarmos que

2 21

11BE x

R RV IR

temos que

221

11 BEx

RR VR I

(1.42)

Temos finalmente que

21

1o BERV VR

(1.43)

Aplicando a equao 1.43 em 1.42, obtemos como forma alternativa para estabelecer o valor mximo dos resistores a expresso

11

1 1x

BE o

RI

V V

(1.44)


20

Devemos ter em mente tambm que o transistor tem que estar em condies de ser polarizado, isto limita o menor valor de R1, ou seja,

1 x BER I V (1.45) Na Fig. 1.20 temos um estgio de sada em push- pull, polarizado em classe AB, com multiplicador de VBE. Este circuito muito prtico, pois permite gerar qualquer diferena de potencial proporcional a um VBE. Se acoplarmos termicamente o transistor Q1 ao dissipador de calor, temos que VBE de Q1 varia junto com os VBE dos transistores de potncia, permitindo um ajuste dinmico da polarizao. Outro fator a ser considerado, o melhor casamento entre as caractersticas da juno base-emissor de Q1 com as dos transistores de potncia.

-VCC

R2

Vin(t)

C1

Vo(t)

Rb

R1

QN

C1

Q1

QP

Ib

VCC

RL

Fig. 1.20: Polarizao em classe AB com multiplicador de VBE.

1.8 Exemplo de Projeto Como exemplo, consideremos um amplificador de potncia para udio, na configurao push-pull, com as especificaes abaixo:

1. Carga de 8 (alto-falante). 2. Potncia de 4W na sada.

3. Eficincia melhor que 50%.

4. Freqncia de corte inferior menor que 50Hz.

Dados dos transistores:

1. min 150 para Q3, Q4, Q5 e Q6. 2. min 15 para Q1, e Q2. 3. 0.7BEV V para Q3, Q4, Q5 e Q6. 4. 0.7BEV V para Q1, e Q2, para IC na faixa dos mA, e 1BEV V para IC prximo a 1A. 5. 90CEsatV mV para todos os transistores. 6. 4.17JCR C W 7. max 150JT C

O circuito empregado o da Fig. 1.21, onde temos os transistores de sada na configurao Darlington, para aumentar o ganho de corrente, e um multiplicador de VBE para a polarizao em classe AB. O transistor Q5 funciona como fonte de corrente controlada por tenso, gerando sinal e


21

polarizao para o estgio de sada. Os resistores R1 e R2 tm a funo de controlar qualquer descasamento do circuito de polarizao classe AB, atuando como uma degenerao de emissor. Caso haja um pequeno aumento nas correntes de polarizao de emissor dos transistores de sada, devido ao aumento da temperatura, as quedas de potenciais em R1 e R2 aumentam e conseqentemente reduzem as tenses entre base e emissor, forando a corrente de polarizao diminuir. Este um processo de realimentao negativa que, em conjunto com o multiplicador de VBE, garante a estabilidade trmica do amplificador. Os valores de R1 e R2 so empricos e normalmente escolhidos bem pequenos, por exemplo, 1 2 0.5R R .

0

Q1TIP30C

RL

Vin(t)

R5

Q6

BC558C

0

P2

R2

R3

Q5

BC548C

P1

-VccC1

0

Q3

BC548C+Vcc

R1

R6

C2

Q4

BC548C

0

Vo(t)

Q2

TIP29C

0

R4

Fig. 1.21: Amplificador de potncia push-pull.

O dimensionamento do amplificador segue os passos abaixo.

Passo 1: Clculo da tenso e corrente mxima na carga.

2 2max max

max max4 82 2 8o o

L oL

V VP W V VR

maxmax max8 18

oL L

L

VI I AR

Passo 2: Eficincia mxima.

8 0.5 12.564 4

omCC

CC CC

V V VV V (1.46)

Passo 3: Ciclo positivo.

Vamos considerar que no pico de sinal positivo na sada, o transistor Q5 est no limite entre o corte e a conduo, de forma que temos o circuito abaixo.


22

+

_VR4

Vomax=8V 0

+Vcc

Ib2 +

_VR1

Ib3

1A

Q3

BC548CQ2TIP29C

0

R1

R4

RL

Temos pela equao de malha que

4 3 3 2 1 8CC B BE BE RV R I V V V

max4 3 2 max 13 2 81 1L

CC BE BE LIV R V V I R

3 34 41 0.7 1 0.5 8 2.416 10 24.64 10

150 1 15 1CC CCV R R V (1.47)

Mas sabemos que R4 deve ser positivo, e aplicando esta condio equao 1.47 temos

3 32.416 10 24.64 10 0 10.2CC CCV V V (1.48) Escolhemos VCC de forma a atender s inequaes 1.46 e 1.48, por exemplo 12CCV V , e com a equao 1.47 calculamos o valor comercial de R4 ou seja,

3 34 42.416 10 12 24.64 10 4.35 3.9R k R k Passo 3: Ciclo negativo.

Vamos considerar o pico de sinal negativo na carga, ou seja, min 8oV V . Neste momento, a tenso no coletor de Q5 atinge o menor nvel, e assumiremos que o transistor est saturado neste instante. Para a anlise temos o circuito abaixo.

+

_VR3

Vomin=-8V

1A

RLR2

-Vcc

R3

0

0

C2

Q1TIP30CQ6

BC558C+

_VCEsat

0

Q5BC548C

+

_VR2

Vin(t)max

Pela equao de malha temos


23

min 2 1 6 3 0o R BE BE CEsat R CCV V V V V V V 3 38 0.5 1 0.7 0.09 12 0 1.71R RV V V Descobrimos o valor de VR3, e sabemos que R3 est bypassado por C2. Isto significa que a tenso VR3 uma constante.

Passo 4: Corrente de polarizao de Q5.

Quando o amplificador est em repouso (sem sinal de entrada), a tenso na carga zero e os transistores de sada esto polarizados com uma corrente de coletor muito baixa. Desta forma temos VR1 e VR2 desprezveis e 2 3 1 6 0.7BE BE BE BEV V V V V . Portanto, a tenso na base de Q3

3 1.4BV V . A corrente de polarizao ICQ5 do transistor Q5 passa quase totalmente por R4, de forma que 4 4 5R CQV R I . Podemos ento calcular a corrente ICQ5 e o valor comercial de R3, ou seja, 4 1.4 12 1.4 10.6R CCV V V 4 4 5 5 510.6 3900 2.72R CQ CQ CQV R I I I mA

3

55 5

5

2.72 10 18.1150

CQB B

II I A

33 3 5 3 3 31.71 2.72 10 628.7 560R CQV R I R R R

Neste momento, a tenso VR3 deve ser recalculada por causa da aproximao feita para R3.

33 3 5 3560 2.72 10 1.52R Cq RV R I V V

Passo 5: Clculo de R6 e P1.

Vamos considerar a corrente que circula por R6 e P1 pelo menos vinte vezes maior que a da base de Q5, e desta forma podemos desprezar IB5. Isolando a malha de polarizao de Q5 temos o circuito abaixo.

0

R3

IR6

0

0

-Vcc

R6

C2P1

Q5

BC548C

Da equao de malha obtemos

6 6 6 1

6 1 3

6 5

00.7 2.22

20

R R CC

R R

R B

I R I P VI P V VI I

(1.49)

Solucionando o sistema de equaes 1.49 temos


24

6 6

1 6 1

27.01 27

0.23 6.13

R k R k

P R P k

Passo 6: Clculo dos capacitores.

Para o clculo de C2, consideraremos que C1 seja um bypassing. A impedncia vista por C2

32 3 55 3

// 9.041 40in e CQ

RR R rI R

O capacitor calculado segundo a freqncia de corte inferior.

2 22

1 352 3902 CI in

C F C Ff R

Para o clculo de C1, consideraremos que C2 seja um bypassing. A impedncia vista por C1

1 6 15

6 1 5

1/ / / / 1.09401 1in ie CQR R P h kI

R P

Pela freqncia de corte inferior temos que

11

1 2.92 CI in

C Ff R

Escolhemos o menor capacitor, no caso C1, e multiplicamos por dez.

61 110 2.9 10 29 27C F C F Passo 7: Dimensionamento do multiplicador de VBE.

Sabemos que na polarizao, o multiplicador de VBE deve gerar uma diferena de potencial de 4 0.7V . Das equaes 1.43, 1.44 e 1.45 temos

5 5 50.7 257CQR I V R

45 55

1 51.81 1

CQBE o

R R kI

V V

5 5257 51.8 3.9R k R k

2 2 235

1 4 0.7 1 0.7 11.73.9 10o BE

P PV V P kR

Passo 8: Clculo do ganho de tenso.

Para o clculo do ganho de tenso, vamos considerar o estgio de sada como sendo um amplificador de ganho unitrio, mas com impedncia de entrada dependente da carga. O multiplicador de VBE atua como fonte de tenso, e no aparece no modelo AC. Com as consideraes acima, temos o circuito abaixo para a anlise. Temos ento que

3,6 1,21 1 150 1 15 1 0.5 8 20.54ref LR R R k 4 5 4// 40 // 336o L Lv ref CQ ref v

in L L

V R RA gm R R I R R AV R R R R


25

Vin

0

1

gmVinhieP1

R=(R1 ou R2)Vo

R4RL

R6 Rref

Passo 9: Ganho de potncia.

O ganho de potncia Ap dado por

Lpin

PAP

(1.50)

Sabemos que

2

inin

in

v tP

R

e

2

oL

L

v tP

R

mas

2 22o v inv t A v t Substituindo as equaes acima, finalmente temos

2inp vL

RA AR

(1.51)

No circuito, o ganho de potncia

3 33

2 2 66 1

150 127 10 // 6.21 10 //// // 40 2.72 10 336 15.4 10

8ie

p v pL

R P hA A AR

O valor extremamente elevado de Ap comum para os amplificadores de potncia. Caso o estgio de entrada fosse implementado com MOSFET, o ganho de potncia seria virtualmente infinito.

Passo 10: Dissipador de calor.

A potncia mxima dissipada em cada transistor dada pela equao 1.23, e vale

2 2

max 2 2

12 1.828

CCQ

L

VP WR

Dada a temperatura mxima da juno max 150JT C , e considerando a temperatura do ar nas proximidades do dissipador igual a 50C, para existir o equilbrio trmico devemos ter

max maxJC DA Q J AR R P T T 4.17 1.82 150 50 50.8DA DAR R C W Cada transistor deve ser acoplado a um dissipador de calor com resistncia trmica igual a 50.8 C W .


26

Captulo 2

Amplificador Sintonizado Os amplificadores sintonizados so empregados quando desejamos separar e amplificar uma faixa de freqncias de um sinal. Suponha que o grfico da Fig. 2.1 seja uma faixa de transmisso de rdio, e desejamos separar (sintonizar) e amplificar o canal centrado na freqncia 0 . Devemos usar um amplificador com funo de transferncia A j passa-banda.

Fig. 2.1: Espectro de rdio freqncia.

A seletividade Q do amplificador definida como sendo a razo entre a freqncia de sintonia 0 e a faixa onde o ganho cai 3dB (faixa de passagem), ou meia potncia, conforme a equao 2.1 e a Fig. 2.2.

02 1

Q (2.1)

Fig. 2.2: Curva de resposta em freqncia do amplificador sintonizado.

2.1 Circuito RLC de Segunda Ordem Normalmente utilizam-se circuitos RLC de segunda ordem, como o da Fig. 2.3, para a realizao do filtro. fcil verificar que a funo de transferncia do ganho de tenso dada por


27

2 1

o

in

V gm sA s sV C sRC LC

(2.2)

Substituindo s por j na equao 2.2, temos

2 1gm jA j jC

RC LC

(2.3)

Calculando o mdulo ao quadrado de A j , temos

2 22 *

22 22

21

gmA j A j A jC

LCRC

(2.4)

Verificamos que 2A j mximo quando 2 1 0LC , ou seja, a freqncia de sintonia corresponde ressonncia do circuito RLC, e dada por

01LC

(2.5)

O ganho na freqncia de sintonia calculado fazendo 1 LC na equao 2.4, ou seja, 0A gmR (2.6)

L R

VCC

Vo

C

Vbeq

Vin

Vo

RVin C

Lhie gmVin

(a) (b)

Fig. 2.3: Circuito RLC de segunda ordem: a) circuito com transistor; b) modelo AC.

Os pontos de queda de 3dB, so calculados resolvendo a equao 0 2A j A j ou de forma melhor,

22 2 2 2

2 022 2

22

2 21

A j gm gm RA jC

LCRC

(2.7)

Desenvolvendo a equao 2.7, temos


28

2 2 2

2 2 4 22

21 0C R RC RLC L

(2.8)

A soluo da equao 2.8 para 2

2 2 2 2

22 2

2 41 1

2

C R C RLC LC

C R

(2.9)

Tomando como referncia o grfico da Fig. 2.2, fcil concluir que

2 22 2

1 2 2 2 2

2 22 2

2 2 2 2 2

42 11

2 2

42 11

2 2

C RC RLCLC

C R C R

C RC RLCLC

C R C R

(2.10)

Para encontrarmos 2 1 , consideremos o sistema de equaes 2.11.

x a b

y a b

(2.11)

Por manipulao algbrica temos que

2 2 2 2 22 2 2 2y x a a b y x a a b (2.12) Comparando o sistema de equaes 2.11 com 2.10, termo a termo, e atravs da equao 2.12, temos finalmente que

2 11

RC (2.13)

Pela equao 2.1, temos que a seletividade do circuito

0Q RC (2.14) Considerando a equao 2.5, temos que a seletividade tambm pode ser expressa por

0

RQL (2.15)

Substituindo as equaes 2.14 e 2.5 em 2.2, temos

2 20

0

o

in

V gm sA sV C s s

Q

(2.16)

2.2 Amplificadores com Sintonia Sncrona Filtros sintonizados de segunda ordem com sintonia muito elevada so difceis de realizar, devido s imperfeies dos componentes, tipicamente as resistncias parasitas dos capacitores e indutores. Normalmente, seletividades elevadas so obtidas pela associao em cascata de amplificadores sintonizados com seletividades idnticas, conforme a Fig. 2.4.


29

Fig. 2.4: Cascata de amplificadores sintonizados.

As funes de transferncia kA s diferem entre si somente por um fator de ganho, ou seja,

2 200

kk

a sA ss s

Q

(2.17)

Definindo

2 20

0

sT ss s

Q

(2.18)

temos

k kA s a T s (2.19) Da equao 2.19, conclumos que funo de transferncia do filtro da Fig. 2.4 dada por

1N

Nok

kin

V sH s T s a

V s (2.20)

Analisando NT s separadamente, e substituindo s por j, temos que

2

2

222 2 200 2

NN

NT j

Q

(2.21)

Aplicando a transformao de varivel 0 0 01 equao 2.21, temos

22

2 0 00 222 22 2 20

0 0 0 0 02

1

1 1

NNN

NT j

Q

(2.22)

Considerando 1Q , temos que a freqncia de queda de 3dB est muito prxima de 0, e lembrando que, para 1x , vale a aproximao 21 1 2x x , temos que 20 01 1 2 , e a equao 2.22 torna-se

2

2 0 00 2

2 200 0 02

1 2

2 1 2

NNN

NT j

Q

(2.23)

Como estamos considerando variaes de freqncias em torno da faixa de passagem, razovel assumir que 02 da mesma ordem de grandeza que 1 Q , e como 1 1Q , a equao 2.23 pode ser aproximada por

22 00 2

2 200 022

NN

NT j

Q

(2.24)

Para determinarmos a seletividade efQ de NT s , basta calcularmos de forma que


30

22 22 000 22

02 200 02

2 22

NN NN

N N

T j QT j

Q

(2.25)

e fazermos 0 2efQ . Da equao 2.25 obtemos

10 2 12

N

Q (2.26)

Finalmente, a seletividade do amplificador em cascata

12 1

ef N

QQ (2.27)

2.3 Amplificador de Banda Plana Em algumas aplicaes, necessrio que a faixa de passagem do amplificador sintonizado seja quase plana. Uma aplicao tpica a sintonia de canais de televiso, cuja faixa de freqncias aproximadamente 4MHz. Um filtro sintonizado de segunda ordem ou com sintonia sncrona, provoca um desnvel progressivo de 3dB entre os extremos da faixa e a freqncia central. Isto gera uma distoro inaceitvel para sinais de vdeo.

Uma forma simples, mas eficiente, de projetar filtros com banda quase plana, consiste em uma cascata de amplificadores sintonizados, mas com freqncias de ressonncia ligeiramente diferentes. A Fig. 2.5 ilustra o procedimento. No exemplo, trs amplificadores sintonizados 1A j , 2A j e

3A j , com freqncias de ressonncia 1 , 2 e 3 respectivamente, compem o filtro A j .

Fig. 2.5: Filtro de banda plana.

2.4 Fator de Qualidade O fator de qualidade Q mede o quo prximo o componente est do ideal. Este parmetro normalmente usado para caracterizar indutores e capacitores, e em geral depende da freqncia.

2.4.1 Fator de Qualidade dos Indutores Um indutor ideal deve possuir impedncia puramente reativa j L . Entretanto, fatores como resistncia do fio, efeito pelicular, irradiao eletromagntica e capacitncia parasita, alteram o valor medido da reatncia e acrescenta uma componente resistiva. De forma geral, ao estabelecermos a relao entre os fasores de tenso e corrente no indutor em uma freqncia , estamos medindo uma


31

impedncia em funo de Esta impedncia pode ser representada pela associao srie ou paralelo do indutor com resistor.

2.4.1.1 Indutor em Srie com Resistor

A impedncia de um indutor em srie com resistor, circuito da Fig. 2.6, s sZ j L R . Se definirmos o fator de qualidade como sendo a relao entre a componente ideal e a indesejvel, temos

s

sL

s

LQR (2.28)

Ls Rs

Fig. 2.6: Indutor em srie com resistor.

2.4.1.2 Indutor Paralelo com Resistor

Calculando a admitncia do circuito da Fig. 2.7, temos 1 1p pY j L R . A componente ideal 1 pj L , e da mesma forma que no item anterior, podemos definir o fator de qualidade como sendo a razo entre a componente ideal e a indesejvel. Temos ento que

ppp

RQ

L (2.29)

Rp

Lp

Fig. 2.7: Indutor em paralelo com resistor.

2.4.2 Fator de Qualidade dos Capacitores Da mesma forma que nos indutores, quando medimos um capacitor, relacionamos os fasores de corrente e tenso, que nos fornece uma admitncia em funo da freqncia. As principais imperfeies dos capacitores so: a resistncia finita do dieltrico, particularmente em freqncias elevadas; a resistncia dos terminais; as indutncias parasitas dos terminais e do dieltrico.

2.4.2.1 Capacitor em Paralelo com Resistor

Calculando a admitncia do circuito da Fig. 2.8, temos 1p pY j C R . A componente ideal pj C , e conseqentemente, p p pQ R C (2.30)

Rp

Cp

Fig. 2.8: Capacitor em paralelo com resistor.

2.4.2.2 Capacitor em Srie com Resistor

A impedncia do circuito da Fig. 2.9 1 s sZ j C R , e a componente ideal 1 sj C . Seguindo o mesmo procedimento dos itens anteriores, temos para o fator de qualidade


32

1ss s

QR C (2.31)

Cs Rs

Fig. 2.9: Capacitor em srie com resistor.

2.5 Indutores Acoplados Os indutores acoplados so dois ou mais indutores que compartilham parte ou todo fluxo magntico gerado pelo sistema. Como exemplo, considere o sistema de dois indutores da Fig. 2.10. As correntes e tenses se relacionam segundo o sistema de equaes 2.32, onde M a indutncia mtua. Podemos considerar o efeito do acoplamento, lembrando que 1 2M k L L , onde k o fator de acoplamento. Desta forma, o sistema 2.32 pode ser melhor representado por 2.33.

1 1 12 2 2

V L M IV M L I

(2.32)

1 1 21 12 21 2 2

L k L LV IV Ik L L L

(2.33)

+

_V1

L2I2

L1

I1

M

+

_V2

Fig. 2.10: Dois indutores acoplados.

O valor de k varia entre zero e um. Para indutores com acoplamento fraco, temos k muito prximo de zero, enquanto k tende para um quando o acoplamento forte.

2.5.1 Modelos Equivalentes Para Indutores Acoplados O sistema de equaes 2.33 pode ser inapropriado para a anlise de alguns circuitos, devido complexidade dos clculos. Podemos representar o circuito da Fig. 2.10 por um modelo equivalente, composto por indutores desacoplados e transformador ideal. Os circuitos a seguir so formas equivalentes de representao.

a)

+

_V2

1:1

.+_

V1 La I2

Lb

I1Lc

.

21 2 2aL L L M L M 21 2bL L L M M 21 2 1cL L L M L M

b)

La

I2+

_V1

. .Lb

+

_V2

Lc

I1

1:1

1aL L M bL M

2cL L M


33

c)

. .I1 I2

La

+

_V1

+

_V2

a:1

Lb

2 11aL k L 2

1bL k L 1 2a k L L

1 2k M L L Para acoplamento unitrio, ou muito prximo, o circuito c) pode ser simplificado, e representado pela Fig. 2.11. Esta forma de representao uma das mais usadas para a anlise dos amplificadores sintonizados.

.L1

+

_V1 I2

+

_V2

I1. a:1

1 1

2 2

N LaN L

1 2N N a relao de espiras do transformador.

Fig. 2.11: Representao dos indutores acoplados com acoplamento unitrio.

2.5.2 Autotransformador Consideremos os indutores acoplados, com 1k , da Fig. 2.12. Este circuito chamado de autotransformador, pois os indutores formam um enrolamento contnuo. Da mesma forma que no item anterior, podemos representar o sistema por um indutor e um transformador ideal, conforme a Fig. 2.13.

.

.L1

L2V3

V1

N2

V2

N1

Fig. 2.12: Autotransformador.

1 2 1 22L L L L L 3 1 2N N N

1 2 2 3 1 2V V V V N N 1 3 2 3 1 2 2 3 2V V V V N N N N N

Fig. 2.13: Circuito equivalente do autotransformador.

2.5.3 Mltiplos Indutores Acoplados Consideremos o sistema de trs indutores acoplados, com 1k , da Fig. 2.14. Podemos caracteriz-lo, escolhendo um dos enrolamentos 1-2, 1-3, 2-3 ou 4-5, medindo a indutncia e o fator de qualidade. Temos ento os circuitos equivalentes da Tabela 2.1. importante observar que, nos modelos equivalentes, o indutor e o resistor devem estar representados em somente um dos enrolamentos do transformador (nunca em mais de um ao mesmo tempo).


34

1

2

5

.

..L1

L2

L3

3

4

Fig. 2.14: Sistema de trs indutores acoplados.

Tabela 2.1: Circuito equivalente para os trs indutores acoplados.

3

1

5

2

L1

4

R1

3

2

5

.

..N1

N2

N3

4

.

..L1

L2

L3

1

1

1

RQL

R2

4

3

L2

.

..L1

L2

L3

1

35 5

1

2 2 .

..N1

N2

N3

4

2

2

RQL

5

.

..N1

N2

N3 R3

5

4

.

..L1

L2

L3

1

2

3

L32

4 1

3

3

3

RQL

1

.

..L1

L2

L3

14

5

.

..N1

N2

N3

3

L

3

2R

5

4

2

RQL

2 21 12 2

1 2 1 2;

1 1N N N N

L L R RN N

2 22 22 2

1 2 1 2;

2 2N N N N

L L R RN N

2 23 32 2

1 2 1 2;

3 3N N N N

L L R RN N

2.5.4 Relao de Impedncias no Transformador Uma impedncia Z conectada a um dos acessos do transformador ideal, pode ser representada em outro acesso segundo a relao de espiras ao quadrado, conforme a Fig. 2.15.


35

N2Z1 N2 Z2N1N1

2

2 121

NZ ZN

Fig. 2.15: Relao de impedncia no transformador.

Para o caso especfico dos resistores, indutores e capacitores, as relaes esto na Fig. 2.16.

R1 N2N1 N1 R2N22

2 121

NR RN

N1 L2N1L1 N2N2

2

2 121

NL LN

C1 N1 N1 N2N2 C22

2 112

NC CN

Fig. 2.16: Relao dos resistores, indutores e capacitores no transformador ideal.

Exemplo 1: Considere o amplificador sintonizado abaixo. Calcule o ganho e a seletividade.

So dados:

- C1 e C2 so capacitores de bypassing nas freqncias de trabalho.

- 1 25L H , 2 25L H e 3 1L H . - Fator de qualidade Qb do indutor acoplado igual a 50, em qualquer freqncia.

- 0.7BEV V e 500 para o transistor.

R31k

Vcc

10V

Vin

Q

RL100

R150k C3

1n

.

..L1

L2

L3

C1

Vo

C2R210k

Passo 1: Clculo da polarizao do circuito.

A tenso na base do transistor VBq determinada pela fonte de alimentao e o divisor resistivo formado por R1 e R2.


36

21 2

10 10 1.750 10Bq CC

R kV V VR R k k

Com este valor, podemos calcular a corrente de coletor, assumindo muito elevado, atravs da diferena de potencial em R3.

33

10.7 1 11

EqR Bq Eq Cq Cq

VV V V I I I mA

R k

Com o valor de ICq, temos tambm que

40 40Cqgm I gm m e

12.540ie ieCq

h h kI

Passo 2: Representao do circuito no modelo AC de pequenos sinais, conforme abaixo.

R150k

R210k

RL100.

.

.

L1

L2

L3

C31n

Vin hie12.5k

gmVin

Vo

Passo 3: Clculo da freqncia de ressonncia.

O capacitor C3 encontra-se em paralelo com o indutor L1, portanto

60 06 91 3

1 1 6.32 1025 10 1 10

rad sL C

Passo 4: Clculo da resistncia parasita do indutor.

Vamos considerar a resistncia parasita vista no indutor L3. Pelo fator de qualidade, temos

6 60 3

50 3166.32 10 1 10

p pb p

R RQ R

L

Passo 5: Clculo das relaes de espiras.

Com os valores dos indutores, temos

6

16

2

1 25 10 1 12 25 10 2

LN NN L N

6

16

3

1 2 25 10 1 2 53 3 1 10 3 3

LN N N NN N L N N

1 21 5 3 2 5 3 103

N NN N N NN

1 21 2 21

N NN NN


37

Passo 6: Representao do indutor acoplado pelo modelo transformador ideal e indutor.

O modelo AC pode redesenhado como abaixo.

Vo

R150k

RL100

hie12.5k

C31n

Vin gmVinR210k

.

.

.

N1

N2

N3 L31u

Rp316

De forma melhor, fazendo as reflexes de impedncias no transformador, temos o circuito abaixo

gmVinVin

Vo

RL N1+N2

Vc

CRBeq N3

onde

2 2

9 91 11 10 1 10 2501 2 2NC C pF

N N

2 26 61 2 1 10 10 1 10 1003

N NL L HN

2 21 2 316 //100 10 316 //100 7.63

N NR R kN

3 3 350 10 //10 10 //12.5 10 5Beq BeqR R k Passo 7: Clculo da seletividade.

Da equao 2.14 temos que a seletividade do circuito

6 3 120 6.32 10 7.6 10 250 10 12Q RC Q Passo 8: Clculo do ganho na freqncia de sintonia.

O ganho de tenso 0 0C inV j V j dado por

0 3 3

0

40 10 7.6 10 304Cin

V jgmR

V j

Sabemos que

0 0

0

3 1 0.11 2 10C

V j NN NV j

portanto


38

0 0 0 0 0 0 0

0 0 0 0

0.1 304 30.4Cin C in in

V j V j V j V jV j V j V j V j

Obs:

A seletividade nunca maior que o fator de qualidade do indutor ou do capacitor. Normalmente, o indutor possui Q muito menor que o do capacitor, na ordem de algumas dezenas. Seletividades elevadas, na ordem dos milhares, so obtidas com amplificadores de sintonia sncrona.

Nos circuitos sintonizados, nem sempre obtemos valores prticos para os componentes, por exemplo um capacitor muito pequeno. Conforme observado no exemplo, o uso dos indutores acoplados, permite que o capacitor seja refletido para o coletor do transistor segundo a relao de espiras ao quadrado 21 1 2N N N , que pode ser qualquer valor. Isto facilita a escolha apropriada do capacitor, com valor prtico.


39

Captulo 3

Amplificadores Classe C Os amplificadores em classe C so empregados nos estgios de sada de potncia dos circuitos de rdio freqncia RF, devido sua elevada eficincia. A Fig. 3.1a representa um circuito bsico, onde podemos observar que a base do transistor Q est polarizada com uma tenso negativa BqV . Desta forma, s haver corrente no coletor quando a tenso de entrada in Bqv t V ultrapassar BEqV , definindo um ngulo de conduo menor que 180, conforme observado na Fig. 3.1b. Ajustando o nvel de BqV , podemos controlar o ngulo de conduo. importante observar que a forma de onda de corrente de coletor extremamente distorcida, possuindo uma composio harmnica muito extensa. Isto provoca a repetio do sinal ao longo da freqncia, conforme a Fig. 3.2. Isto no um inconveniente, pois a carga do amplificador em classe C sintonizada e adequadamente projetada para eliminar as imagens do sinal. importante que a largura de banda do sinal seja limitada a um valor para o qual no haja sobreposio de espectro.

Este tipo de amplificador usado para sinais de banda estreita, normalmente sinais modulados em amplitude (AM) ou freqncia (FM), onde a energia encontra-se em torno de uma freqncia portadora 0.

Vbq

L2

VCC

Vo(t)

Vin(t)

Q

C1 RLL1

(a)

(b)

Fig. 3.1: Amplificador em classe C: a) circuito bsico; b) forma de onda.


40

Fig. 3.2: Composio espectral do sinal de sada.

3.1 Eficincia do Amplificador em Classe C Para o clculo da eficincia, consideremos o sinal de entrada senoidal e um ngulo de conduo para o transistor, de forma que a corrente de coletor se comporta como o grfico da Fig. 3.3. Podemos verificar que a corrente, observada em um ciclo de repetio, positiva somente no intervalo

t t t e zero para 2T t t e 2t t T . A parte negativa do grfico serve somente para facilitar a visualizao da forma de onda da corrente. A corrente de coletor descrita pela equao

0cos cos ;0; 2 e 2

C

t t t tI t

T t t t t T

(3.1)

onde

2 tT (3.2)

02T (3.3)

Fig. 3.3: Corrente de coletor no amplificador em classe C.


41

Representando Ci t em srie de Fourier, e lembrando que para funes pares existem somente os termos em cosseno, temos

0 01

cosC nn

I t I B n t

(3.4) onde

0 0

0 0 0

1 1 cos cos

2 2cos cos cos cos

t t

Ct t

t t

n Ct t

I i t dt t dtT T

B i t n t dt t n t dtT T

(3.5)

Sendo a carga sintonizada em 0, e com seletividade elevada, podemos considerar que a tenso AC no coletor depende somente da impedncia e da componente de CI t em 0, ou seja, 1 0 0cosC CCV t V B Z j t (3.6) Portanto, necessitamos somente dos termos I0 e B1 do sistema 3.5, ou seja,

0

sin cosI

(3.7)

e

1

sin cosB

(3.8) A equao 3.8 obriga que a tenso AC no coletor seja, em primeira anlise, puramente senoidal e com amplitude mxima igual a CC CEsatV V , conforme a Fig. 3.4.

Fig. 3.4: Excurso mxima de sinal no coletor.

A potncia mdia fornecida pela fonte ao circuito

0

sin cosCC

CCV CC

VP I V

(3.9)

Chamando Ci t a componente AC da corrente de coletor, ou seja,


42

0 0 1 0cosC CI t I i t I B t (3.10) Temos que a potncia mdia que o circuito entrega carga, na freqncia 0,

2

2 2 211 1 1

2

1 1 1 12 2 2 2L Ceq L L

LNP R B R B R BN L

(3.11)

onde RCeq a resistncia RL refletida para o primrio do transformador.

Conclumos facilmente que a amplitude da tenso AC no coletor dada por

112C o Ceq

NV V R BN

(3.12) Aplicando as equaes 3.12 e 3.8 em 3.11, obtemos

1

sin cos1 1 12 2 2 2

oL o

VN NP V BN N

(3.13) A eficincia dada por

sin cos 1

22 sin cosCC

oL

V CC

VP NP NV

(3.14)

Considerando que a amplitude mxima da tenso AC no coletor seja VCC, pelas equaes 3.12 e 3.14 temos que

21o C

NV VN

(3.15) e

sin cos

2 sin cosCC

L

V

PP

(3.16)

A Fig. 3.5 apresenta o grfico da eficincia para 0 2 .

Fig. 3.5: Curva de eficincia do amplificador classe C.

Observamos que a eficincia mxima para 0 . Podemos mostrar facilmente que

0lim 1 100% (3.17)

Este valor uma possibilidade terica, mas para ser alcanado teramos picos de corrente tendendo para o infinito, o que no razovel. Na prtica, os amplificadores transistorizados em classe C para RF so projetados com eficincias em torno de 60%.


43

Captulo 4

Redes de Casamento de Impedncias Nos amplificadores de potncia de RF, normalmente necessrio compatibilizar o nvel de impedncia da carga com a impedncia do coletor, para obtermos a mxima transferncia de potncia. Por vezes, necessrio simplesmente refletir a resistncia da carga para o coletor, com valor mais alto ou mais baixo, dependendo da potncia que desejamos produzir. Na faixa de freqncias dos MHz, isto pode ser feito com transformadores projetados para aplicaes em RF. Entretanto, para freqncias na ordem de centenas de MHz, esta tarefa s pode ser realizada com redes de casamento de impedncias.

Estas redes tambm fornecem a filtragem necessria para eliminao dos harmnicos gerados no estgio classe C.

O princpio de funcionamento destas redes baseia-se nas transformaes de impedncias, que sero descritas no item seguinte.

4.1 Transformaes de Impedncias Os indutores e capacitores com perdas, em uma determinada freqncia 0, possuem uma representao srie e paralela equivalentes. Na passagem de uma representao para a outra, o valor dos componentes alterado, principalmente do resistor. Esta propriedade utilizada para modificar o nvel de impedncia da carga.

4.1.1 Transformao Indutor Srie-Paralelo Com Resistor Se escolhermos uma freqncia 0, podemos representar uma impedncia indutiva por um indutor em srie com resistor ou indutor em paralelo com resistor, conforme a Fig. 4.1.

Fig. 4.1: Representao srie e paralelo de um indutor com perdas.


44

O fator de qualidade Q o mesmo para as duas formas de representao. O mdulo da impedncia no modelo srie, e da admitncia no modelo paralelo, so dados por

2 22 2 2 200 0 2 1 1ss s s ss

LZ j L R R R QR

(4.1)

2 20 2 2 2 2 20 0

1 1 1 11 1pp p p p p

RY j Q

L R R L R (4.2)

Utilizando as equaes 4.1 e 4.2, e fazendo 0 01Z j Y j , temos 0 0

1Z jY j

(4.3)

e

22

11 1 1s

p

R QQ

R

(4.4)

Da equao 4.4 obtemos a relao

2 1p sR R Q (4.5) A equao 4.5 pode ser reescrita conforme abaixo

2 20 0 0

1 1 11 1s sp s sp s p p s

L LR R Q R QL L L L L (4.6)

Verificamos facilmente que a equao 4.6 equivalente a

21 1sp

LQ QL Q

(4.7)

Finalmente, de 4.7, obtemos a relao

2

2 2

1 11p s sQ

L L LQ Q (4.8)

De forma geral, temos para as transformaes de indutor srie e paralelo com resistor, as relaes abaixo

Tabela 4.1: Relaes de transformaes das impedncias e admitncias indutivas.

RsLs

Lp

Rp

2 1psR

RQ

211

ps

LL

Q

2 1p sR R Q 2

11p sL L Q


45

0

0

ps

s p

RLQR L

interessante observar que para valores elevados de Q, o indutor quase no altera o valor, mas a resistncia muda significativamente.

4.1.2 Transformao Capacitor Paralelo-Srie com Resistor De forma anloga aos indutores com perdas, podemos representar uma admitncia capacitiva, em uma determinada freqncia 0, por um capacitor em paralelo com resistor ou capacitor em srie com resistor, conforme a Fig. 4.2.

Fig. 4.2: Representao paralelo e srie de um capacitor com perdas.

Temos que o fator de qualidade Q o mesmo nas duas representaes, e o mdulo da admitncia e da impedncia dado por

2 2 2 2 2 20 0 021 1 11 1p p pp p p

Y j C C R QR R R

(4.9)

2 20 2 2 2 2 20 0

1 1 1 1s s ss s s

Z j R R R QC C R

(4.10)

Utilizando as equaes 4.9 e 4.10, e fazendo 0 01Y j Z j , temos 2

2

1 111p s

QR R Q

(4.11)

Da equao 4.11 obtemos a relao

2 1p

s

RR

Q (4.12)

Podemos reescrever a equao 4.12 na forma abaixo

0 00 2 21 1p s p p p ss s p pR C C R C CC R

C CQ Q (4.13)

Verificamos que 4.13 equivalente a


46

21

1s

p

CQQ CQ (4.14)

Finalmente obtemos que

211s pC CQ

(4.15)

De forma geral, temos para as transformaes do capacitor paralelo e srie com resistor, a tabela abaixo.

Tabela 4.2: Relaes de transformaes da admitncias e impedncias capacitivas.

Cp

Rp

Cs Rs

2 1p sR R Q

211

sp

CC

Q

2 1psR

RQ

2

11s pC CQ

00

1p p

s s

Q C RC R

Como no caso do indutor com perdas, para fatores de qualidade elevados, o capacitor quase no altera de valor na transformao, mas o resistor varia muito.

4.2 Rede Com T de Capacitores e Indutor Esta rede empregada quando desejamos fazer o casamento de impedncia com uma carga representada por um capacitor em srie com resistor, conforme a Fig. 4.3. recomendvel que

s LR R para termos componentes com valores prticos.

Fig. 4.3: Rede de casamento de impedncias com T de capacitores e indutor.

Na maioria das aplicaes, o resistor Rs no existe, e representa somente a resistncia vista naquele ponto.

Iniciamos o projeto da rede definindo as reatncias

1 0 1L

X L (4.16)

0

1outC

out

XC (4.17)


47

1

0 1

1CX C (4.18)

2

0 2

1CX C (4.19)

Parte da reatncia de L1 usada para cancelar Cout na freqncia 0. Temos ento o circuito equivalente da Fig. 4.4, onde

2 1L L Cout

X X X (4.20)

RLRs

L2

C1

C2

Fig. 4.4: Circuito equivalente, com Cout cancelado.

Definimos tambm

2Ls

XQ

R (4.21)

onde obtemos

2L s

X QR (4.22) Aplicando as transformaes de impedncias desenvolvidas nos itens 4.1.1 e 4.1.2 ao circuito da Fig. 4.4, temos o circuito equivalente da Fig. 4.5, onde

2 1sp sR Q R (4.23) 2 22

11pL LQ (4.24)

2

2

2 20 2

11 1 CLp L LLL

XR R R

RC R

(4.25)

2

2 20 21

pL

CCC R (4.26)

Da equao 4.26 tambm obtemos a relao

2 2

2

2

21L

p

C

C C

RX X

X

(4.27)

L2pC2pRsp RLpC1

Fig. 4.5: Circuito equivalente, aps a transformao de impedncias.

Para que haja o casamento das impedncias, devemos ter as resistncias iguais e a reatncia total infinita. Isto significa fazer


48

sp LpR R (4.28) e

2 1 2

1 1 1 0p pL C C

X X X (4.29)

Substituindo as equaes 4.23 e 4.25 em 4.28, temos

2

2 1 1sC LL

RX R QR

(4.30)

Substituindo a equao 4.22 em 4.24, temos

2 2

11pL s

X QRQ

(4.31)

Substituindo as equaes 4.27, 4.30 e 4.31 em 4.29, obtemos finalmente

1

2

2

1

1 1

sC

s

L

R QX

RQ QR

(4.32)

A constante Q, embora tenha a forma de fator de qualidade, no est diretamente relacionada com a seletividade da rede. Infelizmente, no existe uma formula simples que determine a seletividade, pois a rede tem ordem maior que dois. Sabemos que quanto menor for Q, menor ser a seletividade, mas esta deve ser verificada com auxlio do computador; como exemplo, os programas de simulao.

4.3 Rede em A rede em normalmente usada quando a fonte de sinal apresenta um capacitor para terra, conforme a Fig. 4.6. No existem restries aos valores de Rs e RL, ou seja, s LR R ou s LR R . O procedimento de anlise idntico ao do item 4.2, e as equaes de projeto so:

1

1 1

outC s C

QX R X

2 2 1s LC L s LR RX R

Q R R

21 2 1

s s L CL

QR R R XX

Q

Fig. 4.6: Rede de casamento de impedncias em .

4.4 Rede em Modificada A rede da Fig. 4.7 assemelha-se muito com a anterior, sendo que a impedncia suspensa um LC srie. Esta rede usada quando a fonte de sinal apresenta um capacitor para terra, e normalmente produz valores de componentes realizveis, com pouca disperso.


49

O procedimento de projeto simples. Escolhemos a constante Q e fazemos a reatncia de L1 cancelar Cout na freqncia 0. Transformamos o conjunto C2 e RL do modelo paralelo para o srie, tomando o cuidado de fazer o RL transformado igual a Rs. Temos ento um circuito LC srie, formado por C1 em srie com C2 transformado e L2. O indutor L2 calculado de forma que a ressonncia do circuito LC srie ocorra em 0. As equaes de projeto so:

1 outL CX X

1C s

X QR

2

sC L

L s

RX RR R

(4.33)

2 1

2

s LL C

C

R RX XX

Fig. 4.7: Rede em modificada.

Note pela equao 4.33 que obrigatoriamente devemos ter L sR R . Considere o circuito LC srie, formado por C1 e L2, se dimensionarmos a freqncia de ressonncia em x, temos que a impedncia dada por

2 2 212 2

11

1

x

x

LZ j jCj

(4.34)

Notamos que para 0 ligeiramente menor que x, 0Z j capacitiva e com valor equivalente do capacitor muito elevado. Da mesma forma, para 0 ligeiramente maior que x, 0Z j indutiva e com indutncia equivalente muito pequena. Esta uma forma eficiente de implementar capacitores muito grandes e indutores muito pequenos, a partir de componentes prticos (realizveis). Mas s funciona numa nica freqncia, e aproximadamente em torno desta.

4.5 Resumo das Redes de Casamento de Impedncias A Tabela 4.3 apresenta as redes de casamento de impedncias mais usadas na prtica; as discutidas anteriormente e algumas a mais, tambm usadas.


50

Tabela 4.3: Redes de casamento de impedncias mais usadas.

A

1 outL s CX QR X

2C LX AR

1CBX

Q A

211s

L

R QA

R

21sB R Q

B

1

1 1

outC s C

QX R X

2 2 1s LC L s LR RX R

Q R R

2

1 2 1s s L C

L

QR R R XX

Q

C

1 outL CX X

1C sX QR

2

sC L

L s

RX RR R

2 1

2

s LL C

C

R RX XX

L sR R

D

1C sX QR

2

sC L

L s

RX RR R

2 1

2

out

s LL C C

C

R RX X XX

E

1 outL s CX R Q X

2L LX R B

1CAX

Q B

21sA R Q 1

L

ABR


51

4.6 Redes de Casamento com Zeros de Transmisso Os amplificadores de potncia em RF normalmente possuem especificaes rgidas com respeito rejeio de harmnicos. Por exemplo, uma emissora de rdio que opera na freqncia de 50MHz, potncia de 500W e -30dBc1 de 2 harmnico, emite 500mW de sinal indesejvel na freqncia de 100MHz. Este valor suficiente para interferir ou at mesmo obscurecer uma emissora que opere em 100MHz.

As redes de casamento de impedncias normalmente so usadas em amplificadores classe C, que geram uma grande quantidade de harmnicos. Embora as redes sejam filtros passa-banda, a atenuao de 2, 3 ou harmnicos mais altos, em geral no suficiente para atender s normas legais de radio difuso. Uma forma eficiente e simples de resolver este problema, a colocao de um ou mais zeros de transmisso, posicionados nas freqncias harmnicas que desejamos eliminar.

Devemos criar os zeros sem perturbar significativamente o comportamento da rede, prximo freqncia onde ocorre o casamento de impedncias. Podemos implementar estes zeros pela colocao de um circuito LC paralelo interrompendo o caminho do sinal, ou atravs de um circuito LC srie desviando o sinal para o terra.

4.6.1 Zeros de Transmisso com circuito LC Paralelo Esta implementao pode ser feita em qualquer rede da Tabela 4.3, bastando substituir um ou mais indutores suspensos por circuitos LC paralelo, conforme a Fig. 4.8. Para que a rede no sofra perturbaes nas proximidades da freqncia de casamento 0, a impedncia 0Z j deve ser a mesma para ambos os circuitos, mas 0Z jn deve ser infinita para o circuito LC paralelo. Portanto, devemos ter

00 201

x

x x

j Lj LL C

(4.35)

e

20 1x x

nL C

(4.36)

Das equaes 4.35 e 4.36, temos que

2

2 20

11

11

x

x

L Ln

Cn L

(4.37)

1L

Cx21

Lx

2

Fig. 4.8: Zero de transmisso com circuito LC paralelo.

4.6.2 Zeros de Transmisso com Circuito LC Srie Estes zeros podem ser implementados nas redes descritas anteriormente, bastando substituir um ou mais capacitores ligados ao terra por circuitos LC srie, conforme a Fig. 4.9 A admitncia 0Y j

1 Nvel de potncia relativo portadora (carrier).


52

deve ser a mesma em ambos os circuitos, mas 0Y jn deve ser infinita no circuito LC srie. Desta forma, temos

00 201

x

x x

j Cj CL C

(4.38)

e

20 1x x

nL C

(4.39)

Das equaes 4.38 e 4.8, temos que

2

2 20

11

11

x

x

C Cn

Ln C

(4.40)

Cx

Lx

1

C

1

Fig. 4.9: Zero de transmisso com circuito LC srie.

4.7 Exemplos

4.7.1 Casamento de Impedncias de Uma Antena Considere como exemplo, uma fonte de sinal cuja imped

Apostila_EletIV

Documents

Transcript of Apostila_EletIV