8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
1/40
TEMA: Arquitectura de Computadoras
Ing. Taylor Barrenechea Z.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
2/40
TEMA 1
Arquitectura Procesador y Modelos de B!
•Microprocesadores•Micro controladores•Instrucciones" #ireccionamiento y Pila•Arquitectura CI!C y $I!C
•Memoria PI%A•Arquitectura &on 'eumann y (ar)ard•%a BI*!
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
3/40
n microprocesador est+ con,ormado por:• Unidad de control.• Unidad de procesos.
Microprocesador y Microcontrolador
n microcontrolador est+ con,ormado por:• Microprocesador.
• Memoria.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
4/40
Esta con,ormado por:Microprocesador.Microprocesador.
MemoriaMemoria.
Microcontrolador
%a unidad de control en)-a seales de control a la
unidad de procesos" la cual reali/aoperaciones aritm0ticas y lgicas. n con2unto deseales de control de,ine una operacin
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
5/40
Microcontrolador
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
6/40
Microcontrolador
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
7/40
Microprocesador
El procesador es el cere3ro del sistema" encargado
de procesar toda la in,ormacin. Pr+cticamente"todo pasa por 0l" ya que es el responsa3le dee2ecutar todas las instrucciones e4istentes. Mientrasm+s r+pido )aya el procesador" m+s r+pido ser+ne2ecutadas las instrucciones
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
8/40
Instrucciones
El ,uncionamiento del CP est+ determinado por lasinstrucciones que e2ecuta.
5 El CP puede reali/ar una di)ersidad de ,unciones quere,le2an la )ariedad de instrucciones que le ,ueronde,inidas.5 !e denomina $epertorio o !et de Instrucciones del CPal con2unto de instrucciones distintas que puede e2ecutardicho CP
Los elementos que constituyen una instrucción
son:
– Código de Operación (Opcode)
– Referencia a Operandos Fuente
– Referencia a Operandos Resultado
– Referencia a la Siguiente Instrucción
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
9/40
Instrucciones
%os operandos ,uente y resultado pueden estar enalguna de las siguientes +reas:
6 Memoria Principal o &irtual 6 $egistro del CP 6 #ispositi)o de E7!
5 Toda instruccin est+ di)idida en camposcorrespondientes a los elementos constituti)os de lamisma.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
10/40
Instrucciones
%os operando ,uente y resultado
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
11/40
Instrucciones Tipo de Instrucciones
!e pueden clasi,icar de la siguiente manera:
6 #e Procesamiento de #atos5 Aritm0ticas y %gicas
6 #e Almacenamiento de #atos5 Instrucciones de Memoria
6 #e Trans,erencia de #atos5 Instrucciones de E7!
6 #e Control5 Instrucciones de Compro3acin y Bi,urcacin
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
12/40
Instrucciones tipos de operaciones
na clasi,icacin t-pica y 8til es la siguiente: 6 Trans,erencia de #atos5 E2.: Mo)e" !tore" %oad.
6 Aritm0ticas5 E2.: Add" Mul" #i)" Inc.
6 %gicas5 E2.: And" *r" 'ot.
6 #e Con)ersin5 E2.: Cam3io de 9ormato
6 #e E7!5 E2.: In" *ut.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
13/40
Arquitectura seg8n !et Instrucciones CI!C y $I!C
CI!C comple4 instruction setcomputer; . $I!C reduced instruction set
computer
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
14/40
Arquitectura &on 'eumann < har)ard
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
15/40
Instrucciones= Compiladores
!on considerados los traductores de loslengua2es de alto ni)el.5 n compilador tiene la tarea creadora yestricta de decidir qu0 tipo de instrucciones en
lengua2e de m+quina se emplear+n" y de tomar decisiones estrat0gicas acerca del empleo delos recursos del CP.5 El compilador es muy comple2o" y e4iste una
gran posi3ilidad de di,erencias en la calidaddel cdigo resultado que producen loscompiladores.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
16/40
Instrucciones= Compiladores
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
17/40
Instrucciones= Compiladores Ensam3lador
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
18/40
Instrucciones= Compiladores
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
19/40
Memoria=%a pila
na pila es un con2unto ordenado de elementos"en el que slo uno de ellos es accesi3le en uninstante dado. %I9*%ast I'" 9irst *ut;5 El punto de acceso se denomina ca3ecera de la
pila. %a longitud de la pila es )aria3le.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
20/40
Memoria=%a pila
>%ittle=Endian? y >Big=Endian?5 %os diseadores de3en especi,icar la ,orma en quese re,erencian y se representan los 3ytes dentro deuna pala3ra y los 3its dentro de un 3yte
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
21/40
$*M BI*!: !ETP
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
22/40
• P*!T• B**T• !ETP
$*M BI*!
P*!T Po@er=*n !el, Test"Auto diagnstico durante elencendido;
http:77@@@.3ioscentral.com7
B**T: Carga en la $AM.
!ETP: Con,iguracin delmain3oard
* *! !
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
23/40
$*M BI*!: !ETP
$*M BI*! B**T
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
24/40
$*M BI*!: B**T
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
25/40
El B**T
Boot es el programa que le permite al CP cargar el sistema operati)oen la $AM.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
26/40
#nde se guarda los datosde la con,iguracin
9'CI' #E %A! MEM*$IA!
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
27/40
Memoria RAM CMOS Memoria voltil de !a"o consumo que #uarda
los datos de con$i#uración de la Main!oard
%S&'U(). Requiere ener#*a a trav+s de una pila.
9'CI' #E %A! MEM*$IA!
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
28/40
Memoria que contiene al BI*!y que puede ser actuali/adasin retirar el chip de la MB.
9%A!( BI*!
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
29/40
MEM*$IA!MEM*$IA!
$*M$*M $AM$AM
P$*MP$*M
&EP$*M&EP$*M EEP$*MEEP$*M
EP$*MEP$*M #$AM#$AM !$AM!$AM
C%A!I9ICACI' #E %A! MEM*$IA!
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
30/40
EEP$*M D $*M programa3le y 3orra3le el0ctricamente.&EP$*M D $*M programa3le y 3orra3le con lu/ ultra)ioleta
$ead *nly Memory
Es 'o &ol+til
Pueden ser P$*M y EP$*M
na )ariante de lasEEP$*M constituyen las
memorias 9%A!(
E2emplo: la BI*!
$*M$*M
P$*MP$*M
&EP$*M&EP$*M EEP$*MEEP$*M
EP$*MEP$*MMemorias $*M
C%A!I9ICACI' #E %A! MEM*$IA!
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
31/40
$AM$AM
!$AM!$AM #$AM#$AM$andom Access MemoryEs &ol+til
$AM #in+mica%a in,ormacin se guarda a
tra)0s de la carga de
condensadores.
$equiere pulsos de re,resco
Es lenta pero 3arata.E2emplo: $AM Principal
$AM Est+tica%a in,ormacin se guarda en
3iesta3les 9lip 9lop;.
'o requiere pulsos de
re,resco
Es r+pida pero costosa.E2emplo Memoria Cach0
AM
S AM
Memorias $AM
C%A!I9ICACI' #E %A! MEM*$IA!
http://micro.magnet.fsu.edu/electromag/java/capacitance/index.html
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
32/40
TIP*! #E M#%*! #E MEM*$IA
##$ #ou3le #ata $ate; memoria que duplica la)elocidad de tra3a2o
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
33/40
&elocidad de los mdulos ##$
Mdulo de memoria ##$=1FGG o PC=1HGG
&elocidad de relo2 D GG M(/&elocidad e,ecti)a D GG 4 H D 1FGG M(/
&elocidad de trans,erencia D 1FGG 4 D 1HGG MB7seg
TIP*! #E M#%*! #E MEM*$IA
FJ 3its 3us de datos;
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
34/40
Ancho de 3anda de los mdulos ##$H
TIP*! #E M#%*! #E MEM*$IA
Mdulo de memoria ##$H=GG o PC=FJGG
&elocidad de relo2 D JGG M(/
&elocidad e,ecti)a D JGG 4 H D GG M(/
&elocidad de trans,erencia D GG 4 D FJGG MB7seg
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
35/40
!#$AM
##$
$#$AM
##$H
##$
Mdulos #IMM
Mdulos ##$
Mdulos ##$H
Mdulos ##$
Mdulos $IMM
TIP*! #E M#%*! #E MEM*$IA
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
36/40
TIP*! #E M#%*! #E MEM*$IA
Mdulos ##$H #ou3le #ata $ate H;#ou3le #ata $ate H;
!on de HJG contactos FJ 3its datos;.!on de HJG contactos FJ 3its datos;.Tra3a2an con 1. &.Tra3a2an con 1. &.Tienen capacidades hasta J KB.Tienen capacidades hasta J KB.'omenclatura: PCH=HGG D ##$H= JGG'omenclatura: PCH=HGG D ##$H= JGG
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
37/40
TIP*! #E M#%*! #E MEM*$IA
Mdulos ##$ #ou3le #ata $ate ;#ou3le #ata $ate ;!on de HJG contactos FJ 3its;!on de HJG contactos FJ 3its;*pera con 1.L &.*pera con 1.L &.Tienen capacidades hasta J KB por mdulo.Tienen capacidades hasta J KB por mdulo.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
38/40
TIP*! #E M#%*! #E MEM*$IA
•
!*=#IMM !mall *utline #IMM;: es una )ersincompacta de los mdulos #IMM.• Estos mdulos de memoria se usan en las
port+tiles" P#As y note3oos.
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
39/40
%os !*=#IMM tienen caracter-sticas similaresen )olta2e y potencia que las #IMM corrientes.
TIP*! #E M#%*! #E MEM*$IA
8/16/2019 Ppt 3 Arquitectura de Computadoras_21!05!2016 (1)
40/40
Kracias
Top Related