MC5422001S2Introduo a circuitos lgicos

utilizando VHDL

MC5422001S2Escrevendo um cdigo VHDL simplesMultiplexador 2x1

MC5422001S2Primeiro passo :

Declarar os sinais de entradas e sadas atravs de uma Entidade (Entity)ENTITY Multiplex ISPORT(A, B, S: IN BIT; Saida : OUT BIT);END Multiplex;

MC542 Sinais de entradas e sadas para a entidade so chamadas portas.

Podem ser de entrada (IN) ou sada (OUT)

No nosso exemplo temos 4 portas :

3 de entrada (IN) 1 de sada (OUT);2001S2

MC5422001S2Segundo passo :

Definir a funcionalidade do circuito atravs de uma arquitetura (ARCHITECTURE);

A linguagem VHDL suporta os seguintes operadores lgicos :

AND OR NOT NAND NOR XOR XNOR

MC5422001S2Definindo o comportamento da entidade MULTIPLEX em VHDL :ARCHITECTURE Objeto_1 OF Multiplex ISBEGINSaida

2001S2MC542O cdigo VHDL completo do nosso exemplo mostrado abaixo :ENTITY Multiplex ISPORT(A, B, S: IN BIT; Saida : OUT BIT);END Multiplex;ARCHITECTURE Objeto_1 OF Multiplex ISBEGINSaida

2001S2MC542Simulao :Mudana do SEL

2001S2MC542Outras maneiras de se implementar o mesmo problema :

A entidade continua com o mesmo nmero de portas necessrio mudar apenas o escopo ARCHITECTUREARCHITECTURE Objeto_1 OF Multiplex ISBEGINProcessBeginIf S=1 Then Saida

2001S2MC542Podemos ainda, mudando o sinal de entrada na entidade, fazer outra variao do mesmo problema :

ENTITY Multiplex ISPORT(A, B: IN BIT; Saida : OUT BIT; S : Boolean);END Multiplex;

2001S2MC542A Nova descrio da Arquitetura ser :ARCHITECTURE Objeto_1 OF Multiplex ISBEGINSaida

2001S2MC542Um outro exemplo :

Um multiplexador de 2 entradas de 8 bits

MC5422001S2Definindo a entidade :

2 Entradas de 8 Bits 1 Entrada para seleo 1 Sada de 8 Bits;ENTITY Multiplex2 ISPORT(A, B: IN BIT_VECTOR (0 to 7); Saida : OUT BIT_VECTOR (0 to 7); S : Boolean);END Multiplex2;

MC5422001S2Definindo o comportamento da funo de sada :

Podemos utilizar a mesma abordagem apresentada anteriormenteARCHITECTURE Objeto_1 OF Multiplex ISBEGINSaida

MC5422001S2Simulando o comportamento do Multiplex2 :

MC5422001S2Visualizando os sinais intermedirios :

MC5422001S2Entendendo o

MAX+PlusIIAltera

MC5422001S2Criando um circuito lgico em VHDL, utilizando o Max+PlusII

Implementando a pastilha 7425 (2 Portas NOR de 4 BITS)

Devemos ter em mente (Para a criao da entidade):

2 Entradas de 4 BITS (Ou uma de 1 Byte) 2 Sinais de seleo 4 LSB ou 4 MSB 2 Sadas de um BIT

MC5422001S2Passo a passo :

Criando um novo arquivo

MC5422001S2Desta forma estaremos aptos a escrevero cdigo em VHDL.

MC5422001S2Definindo a entidade :ENTITY NOR_4_Bits ISPORT(A, B: IN BIT_VECTOR (0 to 3); Saida : OUT BIT_VECTOR (0 to 1); S : IN BIT_VECTOR (1 to 0));END NOR_4_Bits;

MC5422001S2Definindo a funcionalidade da entidade :ARCHITECTURE Behav OF Nor_4_Bits ISBEGINProcessbeginIf S(0)='1' Then Saida(0)

MC5422001S2O Cdigo completo em VHDL :ENTITY NOR_4_Bits ISPORT(A, B: IN BIT_VECTOR (0 to 3); Saida : OUT BIT_VECTOR (0 to 1); S : IN BIT_VECTOR (1 to 0));END NOR_4_Bits;ARCHITECTURE Behav OF Nor_4_Bits ISBEGINProcessbeginIf S(0)='1' Then Saida(0)

MC5422001S2Compilando o programa fonte em VHDL :Etapas

MC5422001S2Simulando :