Floyd_Manual Do Professor Com Folhas de Dados Cap1_5

Manual de Soluções do Professor

SISTEMAS DIGITAIS: FUNDAMENTOS E APLICAÇÕES

9ª Edição

Thomas L. Floyd

__________________________________________________________________________________ Copyright © 2006 por Pearson Education, Inc., Upper Saddle River, New Jersey 07458. Pearson Prentice Hall. Todos os direitos reservados . Impresso nos Estados Unidos da América. Essa publicação é protegida por copyright sendo que uma permissão deve ser obtida da Editora antes de qualquer reprodução, gravação ou transmissão sob quaisquer formas ou por quaisquer meios (eletrônico, mecânico, fotocópia, distribuição na Web e outros). Para autorização entre em contato com a Editora. Pearson Prentice Hall™ é uma marca registrada de Pearson Education, Inc. Pearson® é uma marca registrada de Pearson plc Prentice Hall® é uma marca registrada de Pearson Education, Inc. Os professores que usam o livro Sistemas Sigitais: Princípios e Aplicações (Floyd, 9ª edição), podem reproduzir material a partir do Manual de Soluções do Professor para uso em sala de aula.

10 9 8 7 6 5 4 3 2 1

ISBN 0-13-194611-0

Esse material é protegido por leis de copyright com a condição de somente ser usado por professores no ensino e avaliação do aprendizado de seus alunos. A disseminação ou venda de qualquer parte desse material (incluindo o material disponibilizado na web) afetará a integridade do mesmo não sendo permitido. Esse material não deve ser disponibilizado aos estudantes exceto pelos professores usando o livro texto em suas aulas. Todo esse material está sujeito a essas restrições e respeitam as finalidades pedagógicas e a necessidades de outros professores que confiam nele.

CONTENTS

PARTE 1: SOLUÇÕES DOS PROBLEMAS.......................................1 CAPÍTULO 1 Eletrônica Digital - Conceitos.............................2 CAPÍTULO 2 Sistemas de Numeração, Operações e Códigos.................7 CAPÍTULO 3 Portas Lógicas............................................26 CAPÍTULO 4 Álgebra Booleana e Simplificação Lógica...................38 CAPÍTULO 5 Análise Lógica Combinacional..............................89 CAPÍTULO 6 Funções de Lógica Combinacional...........................108 CAPÍTULO 7 Latches, Flip-Flops, e Temporizadores....................133 CAPÍTULO 8 Contadores...............................................151 CAPÍTULO 9 Registradores de Deslocamento ...........................190 CAPÍTULO 10 Memória e Armazenamento..................................212 CAPÍTULO 11 Lógica Programável e Software............................226 CAPÍTULO 12 Introdução aos computadores..............................235 CAPÍTULO 13 Introdução ao Processamento Digital de Sinais............242 CAPÍTULO 14 Tecnologia de Circuitos Integrados.......................254 PART 2: SOLUÇÕES DE APLICAÇÕES EM SISTEMAS DIGITAIS.................260 CHAPTER 4 .........................................................261 CHAPTER 5 .........................................................265 CHAPTER 6 .........................................................267 CHAPTER 7 .........................................................269 CHAPTER 8 .........................................................270 CHAPTER 9 .........................................................272 CHAPTER 10 .........................................................274 CHAPTER 11 .........................................................276 PART 3: FOLHAS DE DADOS DE CIRCUITOS INTEGRADOS.....................280

Para acessar o material suplementar on-line, os professores precisam solicitar um código de acesso. Para isso, acesse www.prenhall.com , onde está o link Instructor Resource Center, para em seguida efetuar o registro em Register Today. Dentro de 48 horas você receberá uma confirmação por e-mail incluindo o código de acesso do professor. Uma vez recebido o código, acesse o site e faça o logon para obter todas as instruções para download dos materiais desejados. NOTA: Para acessar a lista de defeitos dos circuitos do Multisim, a senha é book.

PARTE 1

Soluções dos Problemas

2

CAPÍTULO 1 ELETRÔNICA DIGITAL – CONCEITOS Seção 1-1 Grandezas Analógicas e Digitais 1. Os dados digitais podem ser armazenados de forma mais eficiente e

confiável que os dados analógicos. Além disso, os circuitos digitais são mais simples de serem implementados e possuem uma maior imunidade a ambientes com ruído elétrico.

2. Pressão é uma grandeza analógica. Seção 1-2 Dígitos Binários, Níveis Lógicos e Formas de Onda 3. ALTO = 1; BAIXO = 0. Veja a Figura 1-1.

Dísticos da Fig. 1–1

ENGLISH -> PORTUGUÊS

LOW -> BAIXO

HIGH -> ALTO 4. 1 é nível ALTO e 0 é nível BAIXO:

FIGURA 1–1

3

(a) ALTO, BAIXO, ALTO, ALTO, ALTO, BAIXO, ALTO (b) ALTO, ALTO, ALTO, BAIXO, ALTO, BAIXO, BAIXO, ALTO 5. Veja a Figura 1-2.

6. T = 4 ms. Veja a Figura 1-3.

7. f = ms 411

?T

= 0,25 kHz = 250 Hz

FIGURA 1–2

FIGURA 1–3

4

8. A forma de onda mostrada na Figura 1—61 é periódica porque ela se repete em intervalos fixos. 9. tW = 2 ms; T = 4 ms

% ciclo de trabalho = ???

?????

??

???

ms 4ms 2

100W

Tt

100 = 50%

10. Veja a Figura 1-4.

11. Cada tempo de bit = 1 ?s Tempo de transferência serial = (8 bits)(1 ?s/bit) = 8 ?s Tempo de transferência paralela = 1 tempo de bit = 1 ?s Seção 1-3 Operações Lógicas Básicas 12. Uma porta AND produz uma saída em nível ALTO apenas quando todas as suas entradas estiverem em nível ALTO. 13. Porta AND. Veja a Figura 1-5.



LOW -> LOW

HIGH -> ALTO

AND gate -> Porta AND 14. Uma porta OR produz uma saída em nível ALTO quando uma ou mais entradas

estiverem em nível ALTO.Uma porta EX-OR produz um nível ALTO se uma entrada for nível ALTO e a outra nível BAIXO.

Seção 1-4 Visão Geral das Funções Lógicas Básicas

FIGURA 1–4

FIGURA 1–5

5




Adder -> Somador

Multiplier -> Multiplicador

Multiplexer -> Multiplexador

Comparator -> Comparador

LOW -> BAIXO

HIGH -> ALTO

16. T = kHz 101 = 100 ?s

Pulsos contados = s 100

ms 100?

= 100


FIGURA 1–6

6

Seção 1-5 Circuitos Integrados de Funções fixas 18. Os circuitos com complexidade de 100 a 10.000 portas equivalentes são

classificados como integração em larga escala (LSI). 19. Os pinos de um SMT são soldados às ilhas na superfície de uma placa de

circuito impresso, ao passo que os pinos de um DIP atravessam a placa, pelos furos, sendo soldados no lado oposto. O espaçamento entre os pinos dos SMTs é menor do que no caso dos DIPs, assim os encapsulamentos SMTs são fisicamente menores necessitando de uma menor área de superfície na placa de circuito impresso.


Seção 1-6 Introdução à Lógica Programável 21. Os seguintes não descrevem PLDs: ABEL, CUPL 22. SPLD: Simple Programmable Logic Device (dispositivo lógico programável

FIGURA 1–8

Valor inicial

Após o deslocamento de 4 bits

FIGURA 1–7

7

simples) CPLD: Complex Programmable Logic Device(dispositivo lógico programável

complexo) HDL: Hardware Description Language (linguagem de descrição de hardware) FPGA: Field-Programmable Gate Array (arranjo de portas programáveis por

ação de campo) GAL: Generic Array Logic (lógica de arranjo genérico) 23. (a) Inserção do projeto: passo no fluxo do projeto de uma lógica

programável onde a descrição do circuito é inserida na forma de esquemático (gráfico) ou na forma de texto usando uma HDL.

(b) Simulação: passo no fluxo do projeto onde o projeto inserido é simulado tendo como base formas de onda de entrada definidas.

(c) Compilação: processo de programa que controla o processo do fluxo de projeto e traduz o código fonte do projeto para um código objeto para teste e download.

(d) Download: processo no qual o projeto é transferido do software para o hardware.

24. Place and route ou fitting é o processo onde as estruturas lógicas

descritas pela netlist são mapeadas na estrutura atual do dispositivo destino específico. Isso resulta em uma saída denominada de seqüência de bits.

Seção 1-7 Instrumentos de Medição e Teste 25. Amplitude = parte superior do pulso menos a linha de base V = 8 V ? 1 V = 7 V 26. Quando o indicador luminoso da ponta de prova pisca continuamente,

indica uma seqüência de pulsos (trem de pulsos). Aplicações em Sistemas Digitais 27. Um sistema é uma combinação de elementos lógicos e funções organizados e

interconectados para realizarem um tarefa específica. 28. O número binário que representa o número total de comprimidos é

convertido da forma paralela para a serial por um multiplexador e enviado, um bit de cada vez, para um ponto remoto onde um demultiplexador converte o número serial de volta para a forma paralela para decodificação e apresentação (display).

29. Um novo número de comprimidos por garrafa pode ser inserido através do

teclado.

CAPÍTULO 2 SISTEMAS DE NUMERAÇÃO, OPERAÇÕES E CÓDIGOS Seção 2-1 Números Decimais

8

1. (a) 1386 = 1 ? 103 + 3 ? 102 + 8 ? 101 + 6 ? 100 = 1 ? 1000 + 3 ? 100 + 8 ? 10 + 6 ? 1 O dígito 6 tem um peso de 100 = 1 (b) 54,692 = 5 ? 104 + 4 ? 103 + 6 ? 102 + 9 ? 101 + 2 ? 100 = 5 ? 10,000 + 4 ? 1000 + 6 ? 100 + 9 ? 10 + 2 ? 1 O dígito 6 tem um peso de 102 = 100 (c) 671,920 = 6 ? 105 + 7 ? 104 + 1 ? 103 + 9 ? 102 + 2 ? 101 + 0 ?

100 = 6 ? 100,000 + 7 ? 10,000 + 1 ? 1000 + 9 ? 100 + 2 ?

10 + 0 ? 1 O dígito 6 tem um peso de 105 = 100,000 2. (a) 10 = 101 (b) 100 = 102 (c) 10.000 = 104 (d) 1.000.000 = 106 3. (a) 471 = 4 ? 102 + 7 ? 101 + 1 ? 100 = 4 ? 100 + 7 ? 10 + 1 ? 1 = 400 + 70 + 1 (b) 9,356 = 9 ? 103 + 3 ? 102 + 5 ? 101 + 6 ? 100 = 9 ? 1000 + 3 ? 100 + 5 ? 10 + 6 ? 1 = 9,000 + 300 + 50 + 6 (c) 125,000 = 1 ? 105 + 2 ? 104 + 5 ? 103 = 1 ? 100.000 + 2 ? 10.000 + 5 ? 1000 = 100.000 + 20.000 + 5.000 4. O maior número decimal de quatro dígitos é 9999. Seção 2-2 Números Binários 5. (a) 11 = 1 ? 21 + 1 ? 20 = 2 + 1 = 3 (b) 100 = 1 ? 22 + 0 ? 21 + 0 ? 20 = 4 (c) 111 = 1 ? 22 + 1 ? 21 + 1 ? 20 = 4 + 2 + 1 = 7 (d) 1000 = 1 ? 23 + 0 ? 22 + 0 ? 21 + 0 ? 20 = 8 (e) 1001 = 1 ? 23 + 0 ? 22 + 0 ? 21 + 1 ? 20 = 8 + 1 = 9 (f) 1100 = 1 ? 23 + 1 ? 22 + 0 ? 21 + 0 ? 20 = 8 + 4 = 12 (g) 1011 = 1 ? 23 + 0 ? 22 + 1 ? 21 + 1 ? 20 = 8 + 2 + 1 = 11 (h) 1111 = 1 ? 23 + 1 ? 22 + 1 ? 21 + 1 ? 20 = 8 + 4 + 2 + 1 = 15 6. (a) 1110 = 1 ? 23 + 1 ? 22 + 1 ? 21 = 8 + 4 + 2 = 14 (b) 1010 = 1 ? 23 + 1 ? 21 = 8 + 2 = 10 (c) 11100 = 1 ? 24 + 1 ? 23 + 1 ? 22 = 16 + 8 + 4 = 28 (d) 10000 = 1 ? 24 = 16

(e) 10101 = 1 ? 24 + 1 ? 22 + 1 ? 20 = 16 + 4 + 1 = 21 (f) 11101 = 1 ? 24 + 1 ? 23 + 1 ? 22 + 1 ? 20 = 16 + 8 + 4 + 1 = 29 (g) 10111 = 1 ? 24 + 1 ? 22 + 1 ? 21 + 1 ? 20 = 16 + 4 + 2 + 1 = 23 (h) 11111 = 1 ? 24 + 1 ? 23 + 1 ? 22 + 1 ? 21 + 1 ? 20 = 16 + 8 + 4

9

+ 2 + 1 = 31 7. (a) 110011,11 = 1 ? 25 + 1 ? 24 + 1 ? 21 + 1 ? 20 + 1 ? 2?1 + 1 ? 2?2 = 32 + 16 + 2 + 1 + 0,5 + 0,25 = 51,75 (b) 101010,01 = 1 ? 25 + 1 ? 23 + 1 ? 21 + 1 ? 2?2 = 32 + 8 + 2 + 0,25 = 42,25 (c) 1000001,111 = 1 ? 26 + 1 ? 20 + 1 ? 2?1 + 1 ? 2?2 + 1 ? 2?3 = 64 + 1 + 0,5 + 0,25 + 0,125 = 65,875 (d) 1111000,101 = 1 ? 26 + 1 ? 25 + 1 ? 24 + 1 ? 23 + 1 ? 2?1 + 1 ? 2?3 = 64 + 32 + 16 + 8 + 0,5 + 0,125 = 120,625 (e) 1011100,10101 = 1 ? 26 + 1 ? 24 + 1 ? 23 + 1 ? 22 + 1 ? 2?1 + 1 ? 2?3 + 1 ? 2?5 = 64 + 16 + 8 + 4 + 0,5 + 0,125 + 0,03125 = 92,65625 (f) 1110001,0001 = 1 ? 26 + 1 ? 25 + 1 ? 24 + 1 ? 20 + 1 ? 2?4 = 64 + 32 + 16 + 1 + 0,0625 = 113,0625 (g) 1011010,1010 = 1 ? 26 + 1 ? 24 + 1 ? 23 + 1 ? 21 + 1 ? 2?1 + 1 ? 2?3 = 64 + 16 + 8 + 2 + 0,5 + 0,125 = 90,625 (h) 1111111,11111 = 1 ? 26 + 1 ? 25 + 1 ? 24 + 1 ? 23 + 1 ? 22 + 1 ? 21

+ 1 ? 20 + 1 ? 2?1 + 1 ? 2?2 + 1 ? 2?3 + 1 ? 2?4 + 1 ? 2?5 = 64 + 32 + 16 + 8 + 4 + 2 + 1 + 0.5 + 0.25 + 0.125

+ 0.0625 + 0,03125 = 127,96875

8. (a) 22 ? 1 = 3 (b) 23 ? 1 = 7 (c) 24 ? 1 = 15 (d) 25 ? 1 = 31 (e) 26 ? 1 = 63 (f) 27 ? 1 = 127 (g) 28 ? 1 = 255 (h) 29 ? 1 = 511 (i) 210 ? 1 = 1023 (j) 211 ? 1 = 2047 9. (a) (24 ? 1) < 17 < (25 ? 1); 5 bits (b) (25 ? 1) < 35 < (26 ? 1); 6 bits (c) (25 ? 1) < 49 < (26 ? 1); 6 bits (d) (26 ? 1) < 68 < (27 ? 1); 7 bits (e) (26 ? 1) < 81 < (27 ? 1); 7 bits (f) (26 ? 1) < 114 < (27 ? 1); 7 bits (g) (27 ? 1) < 132 < (28 ? 1); 8 bits (h) (27 ? 1) < 205 < (28 ? 1); 8 bits 10. (a) 0 a 7: 000, 001, 010, 011, 100, 101, 110, 111 (b) 8 a 15: 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111 (c) 16 a 31: 10000, 10001, 10010, 10011, 10100, 10101, 10110, 10111, 11000, 11001, 11010,

11011, 11100, 11101, 11110, 11111 (d) 32 a 63:

10

100000, 100001, 100010, 100011, 100100, 100101, 100110, 100111, 10100, 101001, 101010, 101011, 101100, 101101, 101110, 101111, 110000, 110001, 110010, 110011,

110100, 110101, 110110, 110111, 111000, 111001, 111010, 111011, 111100, 111101,

111110, 111111 (e) 64 a 75: 1000000, 1000001, 1000010, 1000011, 1000100, 1000101, 1000110,

1000111, 1001000, 1001001, 1001010, 1001011

Seção 2-3 Conversão de Decimal para Binário 11. (a) 10 = 8 + 2 = 23 + 21 = 1010 (b) 17 = 16 + 1 = 24 + 20 = 10001 (c) 24 = 16 + 8 = 24 + 23 = 11000 (d) 48 = 32 + 16 = 25 + 24 = 110000 (e) 61 = 32 + 16 + 8 + 4 + 1 = 25 + 24 + 23 + 22 + 20 = 111101 (f) 93 = 64 + 16 + 8 + 4 + 1 = 26 + 24 + 23 + 22 + 20 = 1011101 (g) 125 = 64 + 32 + 16 + 8 + 4 + 1 = 26 + 25 + 24 + 23 + 22 + 20 = 1111101 (h) 186 = 128 + 32 + 16 + 8 + 2 = 27 + 25 + 24 + 23 + 21 = 10111010 12. (a) 0,32 ? 0,00 + 0,25 + 0,0625 + 0,0 + 0,0 + 0,0078125 = 0,0101001 (b) 0,246 ? 0,0 + 0,0 + 0,125 + 0,0625 + 0,03125 + 0,015625 = 0,001111 (c) 0,0981 ? 0,0 + 0,0 + 0,0 + 0,0625 + 0,03125 + 0,0 + 0,0 + 0,00390625 = 0,0001101

11

13. (a) 2

15 = 7, R = 1( LSB)

27 = 3, R = 1

23 = 1, R = 1

21 = 0, R = 1

(MSB)

(d) 2

34 = 17, R = 0 (LSB)

2

17 = 8, R = 1

28 = 4, R = 0

24 = 2, R = 0

22 = 1, R = 0

21 = 0, R = 1

(MSB)

(g) 2

65 = 32, R = 1 (LSB)

2

32 = 16, R = 0

2

16 = 8, R = 0

28 = 4, R = 0

24 = 2, R = 0

22 = 1, R = 0

21 = 0, R = 1(MSB)

(b)221

= 10, R = 1

(LSB)

2

10= 5, R = 0

25= 2, R = 1

22= 1, R = 0

21= 0, R = 1 (MSB)

(e) 240

= 20, R = 0

(LSB)

220

= 10, R = 0

2

10= 5, R = 0

25= 2, R = 1

22= 1, R = 0

21 = 0, R = 1 (MSB)

(h) 2

73 = 36, R = 1(LSB)

2

36 = 18, R = 0

2

18 = 9, R = 0

29 = 4, R = 1

24 = 2, R = 0

22 = 1, R = 0

21 = 0, R = 1 (MSB)

(c) 228

= 14, R = 0

(LSB)

2

14 = 7, R = 0

27 = 3, R = 1

23 = 1, R = 1

21 = 0, R = 1 (MSB)

(f) 2

59 = 29, R = 1(LSB)

229

= 14, R = 1

2

14 = 7, R = 0

27 = 3, R = 1

23 = 1, R = 1

21 = 0, R = 1 (MSB)

12

14. (a) 0,98 ? 2 = 1,96 1 (MSB) (b) 0,347 ? 2 = 0,694 0 (MSB) 0,96 ? 2 = 1,92 1 0,694 ? 2 = 1,388 1 0,92 ? 2 = 1,84 1 0,388 ? 2 = 0,776 0 0,84 ? 2 = 1,68 1 0,776 ? 2 = 1,552 1 0,68 ? 2 = 1,36 1 0,552 ? 2 = 1,104 1 0,36 ? 2 = 0,72 0 0,104 ? 2 = 0,208 0

Continue caso seja desejado 0,208 ? 2 = 0,416 0 mais precisão continue caso seja desejado

mais precisão 0,111110 0,0101100

(c) 0,9028 ? 2 = 1,8056 1 (MSB) 0,8056 ? 2 = 1,6112 1 0,6112 ? 2 = 1,2224 1 0,2224 ? 2 = 0,4448 0 0,4448 ? 2 = 0,8896 0 0,8896 ? 2 = 1,7792 1 0,7792 ? 2 = 1,5584 1 continue caso seja desejado mais precisão 0,1110011 Seção 2-4 Aritmética Binária

1000111(a)

?15.

1101110111(d)

?

1001010(b)

?

111001011001(e)

?

1000011101(c)

?

1100010111101(f)

?

10

0111(a)

?16.

101100111110(d)

?

001

100101(b)

?

001110011100(e)

?

001

101110(c)

?

000111011111010(f)

?

13

100111111111(a)

?17.

1010100111011101

00001101

11011101(e)

?

1000100

000

10100(b)?

10110110

111011100000

111011011110(f)

?

100011111

000111

101111(c)

?

110110100110010000

1101001(d)

?

18. (a) 10

100 = 010 (b)

00111001

= 0011 (c) 01001100

= 0011

Seção 2-5 Complementos de 1 e de 2 de Números Binários 19. (a) O complemento de 1 de 101 is 010. (b) O complemento de 1 de 110 is 001. (c) O complemento de 1 de 1010 is 0101. (d) O complemento de 1 de 11010111 is 00101000. (e) O complemento de 1 de 1110101 is 0001010. (f) O complemento de 1 de 00001 is 11110. 20. Obtenha o complemento de 1 e some 1: (a) 01 + 1 = 10 (b) 000 + 1 = 001 (c) 0110 + 1 = 0111 (d) 0010 + 1 = 0011 (e) 00011 + 1 = 00100 (f) 01100 + 1 = 01101 (g) 01001111 + 1 = 01010000 (h) 11000010 + 1 = 11000011 Seção 2-6 Números Sinalizados 21. (a) Magnitude de 29 = 0011101 (b) Magnitude de 85 = 1010101 + 29 = 00011101 ?85 = 11010101 (c) Magnitude de 10010 = 1100100 (d) Magnitude de 123 = 1111011 +100 = 01100100 ?123 = 11111011 22. (a) Magnitude de 34 = 0100010 (b) Magnitude de 57 = 0111001 ?34 = 11011101 +57 = 00111001 (c) Magnitude de 99 = 1100011 (d) Magnitude de 115 = 1110011 ?99 = 10011100 +115 = 01110011 23. (a) Magnitude de 12 = 1100 (b) Magnitude de 68 = 1000100

+12 = 00001100 ?68 = 10111100

14

(c) Magnitude de 10110 = 1100101 (d) Magnitude de 125 = 1111101 +10110 = 01100101 ?125 = 10000011

24. (a) 10011001 = ?25 (b) 01110100 = +116 (c) 10111111 = ?63 25. (a) 10011001 = ?(01100110) = ?102 (b) 01110100 = +(1110100) = +116 (c) 10111111 = ?(1000000) = ?64 26. (a) 10011001 = ?(1100111) = ?103 (b) 01110100 = +(1110100) = +116 (c) 10111111 = ?(1000001) = ?65 27. (a) 0111110000101011 ? sinal = 0 1,11110000101011 ? 214 ? expoente = 127 + 14 + 141 = 10001101 Mantissa = 11110000101011000000000 01000110111110000101011000000000 (b) 100110000011000 ? sinal = 1 1,10000011000 ? 211 ? expoente = 127 + 11 = 138 = 10001010 Mantissa = 11000001100000000000000 11000101011000001100000000000000 28. (a) 11000000101001001110001000000000 Sinal = 1 Expoente = 10000001 = 129 ? 127 = 2 Mantissa = 1,01001001110001 ? 22 = 101,001001110001 ?101,001001110001 = ? 5,15258789 (b) 01100110010000111110100100000000 Sinal = 0 Expoente = 11001100 = 204 ? 127 = 77 Mantissa = 1,100001111101001 1,100001111101001 ? 277 Seção 2-7 Operações Aritméticas com Números Sinalizados 29. (a) 33 = 00100001 00100001 15 = 00001111 +00001111 00110000 (c) 46 = 00101110 11010010 ?46 = 11010010 + 00011001 25 = 00011001 11101011

(b) 56 = 00111000 00111000 27 = 00011011 +11100101 ?27 = 11100101 00011101 (d) 11010 = 01101110 10010010 ?11010 = 10010010 + 10101100 84 = 01010100 100111110 ?84 = 10101100

30. (a) 00010110 (b) 01110000 + 00110011 + 10101111 01001001 100011111

15

31. (a) 10001100 (b) 11011001 + 00111001 + 11100111 11000101 11000000 32. (a) 00110011 00110011 ? 00010000 + 11110000 1 00100011

(b) 01100101 01100101 ? 11101000 + 00011000 01111101

33. 01101010 01101010 ? 11110001 ? 00001111 01101010 01101010 100111110 01101010 1011100110 01101010 11000110110 Fazendo o complemento de 2 com o sinal: 100111001010

34. 0001100101000100

= 00000010

2568

= 2, com resto 18

Seção 2-8 Números Hexadecimais 35. (a) 3816 = 0011 1000 (b) 5916 = 0101 1001 (c) A1416 = 1010 0001 0100 (d) 5C816 = 0101 1100 1000 (e) 410016 = 0100 0001 0000 0000 (f) FB1716 = 1111 1011 0001 0111 (g) 8A9D16 = 1000 1010 1001 1101 36. (a) 1110 = E16 (b) 10 = 216 (c) 0001 0111 = 1716 (d) 1010 0110 = A616 (e) 0011 1111 0000 = 3F016 (f) 1001 1000 0010 = 98216 37. (a) 2316 = 2 ? 161 + 3 ? 160 = 32 + 3 = 35 (b) 9216 = 9 ? 161 + 2 ? 160 = 144 + 2 = 146 (c) 1A16 = 1 ? 161 + 10 ? 160 = 16 + 10 = 26 (d) 8D16 = 8 ? 161 + 13 ? 160 = 128 + 13 = 141 (e) F316 = 15 ? 161 + 3 ? 160 = 240 + 3 = 243 (f) EB16 = 14 ? 161 + 11 ? 160 = 224 + 11 = 235 (g) 5C216 = 5 ? 162 + 12 ? 161 + 2 ? 160 = 1280 + 192 + 2 = 1474 (h) 70016 = 7 ? 162 = 1792

16

38. (a) 168 = 0, resto = 8

número hexadecimal = 816

(c) 1633

= 2, resto = 1 (LSD)

162 = 0, resto = 2

número hexadecimal= 2116

(e) 16284

= 17, resto = 12 = C16

(LSD)

1617

= 1, resto = 1

161 = 0, resto = 1

número hexadecimal= 11C16

(g) 16

4019 = 251, resto = 3 (LSD)

16251

= 15, resto = 11 = B16

1615

= 0, resto = 15 = F16

número hexadecimal= FB316

(b) 1614

= 0, resto = 14 = E16

número hexadecimal= E16

(d) 1652


163 = 0, resto = 3

número hexadecimal= 3416

(f) 16

2890 = 180, resto = 10 = A16

(LSD)

16

180 = 11, resto = 4

01611

? , resto = 11 = B16

número hexadecimal= B4A16

(h) 16

6500 = 406, resto = 4 (LSD)

16406 = 25, resto = 6

1625

= 1, resto = 9

161 = 0, resto = 1

número hexadecimal= 196416 39. (a) 3716 + 2916 = 6016 (b) A016 + 6B16 = 10B16 (c) FF16 + BB16 = 1BA16 40. (a) 5116 ? 4016 = 1116

(b) C816 ? 3A16 = 8E16 (c) FD16 ? 8816 = 7516 Seção 2-9 Números Octais 41. (a) 128 = 1 ? 81 + 2 ? 80 = 8 + 2 = 10 (b) 278 = 2 ? 81 + 7 ? 80 = 16 + 7 = 23 (c) 568 = 5 ? 81 + 6 ? 80 = 40 + 6 = 46 (d) 648 = 6 ? 81 + 4 ? 80 = 48 + 4 = 52 (e) 1038 = 1 ? 82 + 3 ? 80 = 64 + 3 = 67 (f) 5578 = 5 ? 82 + 5 ? 81 + 7 ? 80 = 320 + 40 + 7 = 367

17

(g) 1638 = 1 ? 82 + 6 ? 81 + 3 ? 80 = 64 + 48 + 3 = 115 (h) 10248 = 1 ? 83 + 2 ? 81 + 4 ? 80 = 512 + 16 + 4 = 532 (i) 77658 = 7 ? 83 + 7 ? 82 + 6 ? 81 + 5 ? 80 = 3584 + 448 + 48 + 5 = 4085

42. (a) 8

15 = 1, resto = 7 (LSD)

81 = 0, resto =1

número octal = 178

(c) 846


85 = 0, resto = 5

número octal = 568

(e) 8

100 = 12, resto = 4 (LSD)

8

12 = 1, resto = 4

81 = 0, resto = 1

número octal = 1448

(g) 8

219 = 27, resto = 3 (LSD)

8

27 = 3, resto = 3

83 = 0, resto = 3


(b) 827 = 3, resto = 3 (LSD)

83 = 0, resto = 3

número octal = 338

(d) 8

70 = 8, resto = 6 (LSD)

88 = 1, resto = 0

81 = 0, resto = 1


(f) 8

142 = 17, resto = 6 (LSD)

8

17 = 2, resto = 1

82 = 0, resto = 2


(h) 8

435 = 54, resto = 3 (LSD)

8

54 = 6, resto = 6

86 = 0, resto = 6


18

43. (a) 138 = 001 011 (b) 578 = 101 111 (c) 1018 = 001 000 001 (d) 3218 = 011 010 001 (e) 5408 = 101 100 000 (f) 46538 = 100 110 101 011 (g) 132718 = 001 011 010 111 001 (h) 456008 = 100 101 110 000 000 (i) 1002138 = 001 000 000 010 001 011 44. (a) 111 = 78 (b) 010 = 28 (c) 110 111 = 678 (d) 101 010 = 528 (e) 001 100 = 148 (f) 001 011 110 = 1368 (g) 101 100 011 001 = 54318 (h) 010 110 000 011 = 26038 (i) 111 111 101 111 000 = 775708 Seção 2-10 Decimal Codificado em Binário (BCD) 45. (a) 10 = 0001 0000 (b) 13 = 0001 0011 (c) 18 = 0001 1000 (d) 21 = 0010 0001 (e) 25 = 0010 0101 (f) 36 = 0011 0110 (g) 44 = 0100 0100 (h) 57 = 0101 0111 (i) 69 = 0110 1001 (j) 98 = 1001 1000 (k) 125 = 0001 0010 0101 (l) 156 = 0001 0101 0110 46. (a) 10 = 10102 4 bits binário, 8 bits BCD (b) 13 = 11012 4 bits binário, 8 bits BCD (c) 18 = 100102 5 bits binário, 8 bits BCD (d) 21 = 101012 5 bits binário, 8 bits BCD (e) 25 = 110012 5 bits binário, 8 bits BCD (f) 36 = 1001002 6 bits binário, 8 bits BCD (g) 44 = 1011002 6 bits binário, 8 bits BCD (h) 57 = 1110012 6 bits binário, 8 bits BCD (i) 69 = 10001012 7 bits binário, 8 bits BCD (j) 98 = 11000102 7 bits binário, 8 bits BCD (k) 125 = 11111012 7 bits binário, 12 bits BCD (l) 156 = 100111002 8 bits binário, 12 bits BCD 47. (a) 104 = 0001 0000 0100 (b) 128 = 0001 0010 1000 (c) 132 = 0001 0011 0010 (d) 150 = 0001 0101 0000 (e) 186 = 0001 1000 0110 (f) 210 = 0010 0001 0000 (g) 359 = 0011 0101 1001 (h) 547 = 0101 0100 0111 (i) 1051 = 0001 0000 0101 0001

19

48. (a) 0001 = 1 (b) 0110 = 6 (c) 1001 = 9 (d) 0001 1000 = 18 (e) 0001 1001 = 19 (f) 0011 0010 = 32 (g) 0100 0101 = 45 (h) 1001 1000 = 98 (i) 1000 0111 0000 = 870 49. (a) 1000 0000 = 80 (b) 0010 0011 0111 = 237 (c) 0011 0100 0110 = 346 (d) 0100 0010 0001 = 421 (e) 0111 0101 0100 = 754 (f) 1000 0000 0000 = 800 (g) 1001 0111 1000 = 978 (h) 0001 0110 1000 0011 = 1683 (i) 1001 0000 0001 1000 = 9018 (j) 0110 0110 0110 0111 = 6667 50. (a) 0010 + 0001 0011 (d) 1000 + 0001 1001 (g) 01000000 + 01000111 10000111

(b) 0101 + 0011 1000 (e) 00011000 + 00010001 00101001 (h) 10000101 + 01000111 10000111

(c) 0111 + 0010 1001 (f) 01100100 + 00110011 10010111

20

51. (a)

0001010001101110

01101000

?

?

(c)

000101110110

10001

10001001

?

?

(e)

010100100110

010011000010011100100101

?

?

(g)

01000110010101100110

1001011111001011110011000

?

?

(b)

000100100110110001010111

?

?

(d)

000101100110

10000

01111001

?

?

(f)

0100010000100110101010010101100001010001

?

?

(h)

10100100010010010110

011100011010000111000010010101011000

?

?

52. (a) 4 + 3

011100110100

?

(c) 6 + 4

0001000001101010

01000110

?

?

(e) 28 + 23

010100010110

010010110010001100101000

?

?

(g) 113 + 101

000010000101010001000000110001000100

?

inválido

inválido

inválido

inválido

inválido inválido

inválido inválido

21

(b) 5 + 2

011100100101

?

(d) 17 + 12

001010010010001000010111

?

(f) 65 + 58

11000100100001100110101111010101100001100101

?

?

(h) 295 + 157

10010001010001100110

000011111011110001010101010010100101

?

?

22

Seção 2-11 Códigos Digitais 53. No código Gray apenas um bit muda de cada vez quando se passa de um

número para o próximo numa seqüência. Gray para 11112 = 1000 Gray para 00002 = 0000 54. (a) 1 + 1 + 0 + 1 + 1 Binário (b) 1 + 0 + 0 + 1 + 0 + 1 + 0 Binário 1 0 1 1 0 Gray 1 1 0 1 1 1 1 Gray (c) 1 + 1 + 1 + 1 + 0 + 1 + 1 + 1 + 0 + 1 + 1 + 1 + 0 Binário 1 0 0 0 1 1 0 0 1 1 0 0 1 Gray 55. (a) 1 0 1 0 Gray (b) 0 0 0 1 0 Gray 1 1 0 0 Binário 0 0 0 1 1 Binário (c) 1 1 0 0 0 0 1 0 0 0 1 Gray 1 0 0 0 0 0 1 1 1 1 0 Binário 56. (a) 1 ? 00110001 (b) 3 ? 00110011 (c) 6 ? 00110110 (d) 10 ? 0011000100110000 (e) 18 ? 0011000100111000 (f) 29 ? 0011001000111001 (g) 56 ? 0011010100110110 (h) 75 ? 0011011100110101 (i) 107 ? 001100010011000000110111 57. (a) 0011000 ? CAN (b) 1001010 ? J (c) 0111101 ? = (d) 0100011 ? # (e) 0111110 ? > (f) 1000010 ? B 58. 1001000 1100101 1101100 1101100 1101111 0101110 0100000 H e l l o . # 1001000 1101111 1110111 0100000 1100001 1110010 1100101 H o w # a r e 0100000 1111001 1101111 1110101 0111111 # y o u ? 59. 1001000 1100101 1101100 1101100 1101111 0101110 0100000 48 65 6C 6C 6F 2E 20 1001000 1101111 1110111 0100000 1100001 1110010 1100101 48 6F 77 20 61 72 65 0100000 1111001 1101111 1110101 0111111 20 79 6F 75 3F 60. 30 INPUT A, B 3 0110011 3316 0 0110000 3016 SP 0100000 2016 I 1001001 4916 N 1001110 4E16 P 1010000 5016 U 1010101 5516 T 1010100 5416 SP 0100000 2016 A 1000001 4116

23

, 0101100 2C16 B 1000010 4216 Seção 2-12 Códigos de Detecção e Correção de Erro 61. O código b) 011101010 tem cinco 1s, portanto, ele está errado. 62. Os códigos (a) 11110110 e (c) 01010101010101010 estão errados porque

eles têm um número par de 1s. 63. (a) 1 10100100 (b) 0 00001001 (c) 1 11111110 64. d = 4 2p ? d + p + 1 23 = 4 + 3 + 1 = 8 p = 3 paridade = par

Designação dos bits Posição dos bits Número da posição em binário

P1 1

001

P2 2

010

D1 3

011

P3 4

100

D2 5 101

D3 6

110

D4 7

111 Bits de dados (Dn) 1 1 0 0 Bits de paridade (Pn) 0 1 1

P1 verifica as posições dos bits 1, 3, 5, e 7. P1 = 0 P2 verifica as posições dos bits 2, 3, 6, e 7. P2 = 1 P3 verifica as posições dos bits 3, 5, 6, e 7. P3 = 1 O código combinado é 0111100. 65. d = 5 2p ? d + p + 1 24 = 5 + 4 + 1 = 10 p = 4 paridade = ímpar

Designação dos bits Posição dos bits Número da posição em binário

P1 1

0001

P2 2

0010

D1 3

0011

P3 4

0100

D2 5

0101

D3 6

0110

D4 7

0111

P4 8

1000

D5 9

1001

Bits de dados (Dn) 1 1 0 0 1 Bits de paridade (Pn)

0 0 0 0

P1 verifica as posições dos bits 1, 3, 5, 7, e 9. P1 = 0 P2 verifica as posições dos bits 2, 3, 6, e 7. P2 = 0

24

P3 verifica as posições dos bits 4, 5, 6, e 7. P3 = 0 P4 verifica as posições dos bits 8 e 9. P4 = 0 O código combinado é 001010001. 66. (a) Paridade par

P1 001

P2 010

D1 011

P3 100

D2 101

D3 110

D4 111

Verificação do resultado (0 bom, 1 ruim)

P1 verifica 1, 3, 5, 7 P2 verifica 2, 3, 6, 7 P3 verifica 4, 5, 6, 7

1 1 1

1 1 1

1 1 1

0 0 0

1 1 1

0 0 0

0 0 0

1 (LSB) 0 1

O código da posição do erro é 101. O código corrigido é 1110000. (b) Paridade par

P1 001

P2 010

D1 011

P3 100

D2 101

D3 110

D4 111


P1 verifica 1, 3, 5, 7 P2 verifica 2, 3, 6, 7 P3 verifica 4, 5, 6, 7

1 1 1

0 0 0

0 0 0

0 0 0

1 1 1

1 1 1

1 1 1

1 (LSB) 0 1

O código da posição do erro é 101. O código corrigido é 1000011. 67. (a) Paridade par

P1 0001

P2 0010

D1 0011

P3 0100

D2 0101

D3 0110

D4 0111

P4 1000

D5 1001


P1 verifica 1, 3, 5, 7,

1

1

0

1

0

0

0

1

1

1 LSB)

25

9 P2 verifica 2, 3, 6, 7 P3 verifica 4, 5, 6, 7 P4 verifica 8, 9

1 1 1

1 1 1

0 0 0

1 1 1

0 0 0

0 0 0

0 0 0

1 1 1

1 1 1

0 0 1

O código da posição do erro é 1001. O código corrigido é 110100010. (b) Paridade par

P1 0001

P2 0010

D1 0011

P3 0100

D2 0101

D3 0110

D4 0111

P4 1000

D5 1001


P1 verifica 1, 3, 5, 7, 9 P2 verifica 2, 3, 6, 7 P3 verifica 4, 5, 6, 7 P4 verifica 8, 9

1 1 1 1

0 0 0 0

0 0 0 0

0 0 0 0

0 0 0 0

1 1 1 1

1 1 1 1

0 0 0 0

1 1 1 1

0 (LSB) 1 1 0

O código da posição do erro é 0110. O código corrigido é 100000101.

26

CAPÍTULO 3 PORTAS LÓGICAS Seção 3-1 O Inversor 1. Veja a Figura 3-1.

2. B: BAIXO, C: ALTO, D: BAIXO, E: ALTO, F: BAIXO Seção 3-2 A Porta AND 3. Veja a Figura 3-2.


FIGURA 3–2

FIGURA 3–1

27



Seção 3-3 A Porta OR

FIGURA 3–3

FIGURA 3–4

FIGURA 3–5

28





A B X

FIGURA 3–6

A B C X

FIGURA 3–7

FIGURA 3–8

29



AND output -> Saída da AND

OR output -> Saída da OR Seção 3-4 A Porta NAND 11. Veja a Figura 3-10.


FIGURA 3–9

FIGURA 3–10

FIGURA 3–11

30



Seção 3-5 A Porta NOR 15. Veja a Figura 3-14.

FIGURA 3–12

FIGURA 3–13

31

16. Veja a Figura 3-15. 17. Veja a Figura 3-16.


FIGURA 3–14

FIGURA 3–15

FIGURA 3–16

32

Seção 3-6 As Portas EX-OR e EX-NOR 19. A saída da porta EX-OR é nível ALTO apenas quando uma entrada for

nível ALTO. A saída da porta OR é nível ALTO todas as vezes que uma ou mais entradas estiverem em nível ALTO.

EX-OR = BABA ? OR = A + B 20. Veja a Figura 3-18.



FIGURA 3–17

FIGURA 3–18

FIGURA 3–19

33

Seção 3-7 Lógica Programável

23. X1 = BA

X2 = BA

X3 = BA

24. X1 = BCA

Linha 1: queimar os fusíveis das colunas CCBBA e ,,,,

Linha 2: queimar os fusíveis das colunas CCBAA e ,,,,

Linha 3: queimar os fusíveis das colunas CBBAA e ,,,,

X2 = CAB



Linha 6: queimar os fusíveis das colunas C e ,,,, BBAA

X3 = CBA



Linha 9: queimar os fusíveis das colunas CBBAA e ,,,, Seção 3-8 Lógica de Funções Fixas 25. A dissipação de potência de dispositivos CMOS aumenta com a freqüência.

26. (a) P = CCH CCLCC

1.6 mA 4.4 mA5.5 V

2 2I I

V? ?? ? ? ?? ? ?? ?

? ?? ?= 16,5 mW

(b) VOH(min) = 2,7 V (c) tPLH = TPHL = 15 ns (d) VOL = 0,4 V (max) (e) @ VCC = 2 V, tPHL = tPLH = 75 ns; @ VCC = 6 V, tPHL = tPLH = 13 ns

FIGURA 3–20

34


28. A porta A pode ser operada em uma freqüência maior porque ela tem

tempos de atraso de propagação mais curtos que a porta B. 29. PD = VCCIC = (5 V)(4 mA) = 20 mW 30. ICCH = 4 mA; PD = (5 V)(4 mA) = 20 mW Seção 3-9 Análise de Defeito 31. (a) porta NAND OK (b) porta AND com defeito (c) porta NAND com defeito (d) porta NOR OK (e) porta EX-OR com defeito (f) porta EX-OR OK 32. (a) porta NAND com defeito. Entrada A aberta. (b) porta NOR com defeito. Entrada B em curto-circuito com GND. (c) porta NAND OK (d) porta EX-OR com defeito. Entrada A aberta. 33. (a) A porta não responde aos pulsos em uma das entradas quando a

outra entrada está em nível ALTO. É improvável que as duas entradas estejam abertas. O defeito mais provável é que a saída esteja presa no estado BAIXO (talvez em curto-circuito com GND) embora ela possa estar aberta.

(b) A entrada , pino 4, ou a saída, pino 6, está aberta

FIGURA 3–21

Entrada

Saída

35

internamente. 34. A entrada do temporizador para a porta AND está aberta.Verifique por

30 segundos um nível ALTO nessa entrada quando a ignição é acionada. 35. Uma entrada de cinto de segurança aberta para a porta AND se comporta

como um nível ALTO constante como se o cinto de segurança estivesse desafivelado.

36. Duas possibilidades: uma entrada presa em nível BAIXO ou a saída

presa em nível ALTO.

Problemas Especiais de Projeto 37. Veja a Figura 3-22.


39. Acrescente um inversor na entrada Habilitação da porta AND como mostra

a Figura 3-24.

FIGURA 3-22 FIGURA 3–22

Sensor de temperatura

Sensor de pressão

Porta NOR

Alarme

Tanque

Posição da placa Componente na câmara

FIGURA 3-23

Ativação da ferramenta de inserção

36




FIGURA 3-24

FIGURA 3-25

Habilitação

Habilitação

FIGURE 3-26

Chave de igniçãLuz de ignição

Para o controle dos faróis

O temporizador produz uma saída de nível BAIXO 15 s após a porta AND ir para nível ALTO

Tempo- riz

37


Prática de Análise de Defeito Usando o Multisim 44. A entrada A está em curto-circuito com a saída. 45. As entradas estão interconectadas (em curto-circuito). 46. Sem defeito. 47. Saída aberta.

FIGURE 3-27

Sensores adicionais Sala 2

Sensores existentes

Sensores adicionais Sala 1

Alarme

FIGURE 3-28

Alarme

38

CAPÍTULO 4 ÁLGEBRA BOOLEANA E SIMPLIFICAÇÃO LÓGICA Seção 4-1 Operações e expressões Booleanas 1. X = A + B + C + D Essa é uma configuração OR. 2. Y = ABCDE

3. X = CBA ?? 4. (a) 0 + 0 + 1 = 1 (b) 1 + 1 + 1 = 1 (c) 1 ? 0 ? 0 = 1 (d) 1 ? 1 ? 1 = 1 (e) 1 ? 0 ? 1 = 0 (f) 1 ? 1 + 0 ? 1 ? 1 = 1 + 0 = 1 5. (a) AB = 1 quando A = 1, B = 1

(b) CBA = 1 quando A = 1, B = 0, C = 1 (c) A + B = 0 quando A = 0, B = 0

(d) CBA ?? = 0 quando A = 1, B = 0, C = 1

(e) CBA ?? = 0 quando A = 1, B = 1, C = 0

(f) BA ? = 0 quando A = 1, B = 0

(g) CBA = 1 quando A = 1, B = 0, C = 0 6. (a) X = (A + B)C + B

A B C A + B (A + B)C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 1 1 1 1 1 1

0 0 0 1 0 1 0 1

0 0 1 1 0 1 1 1

(b) X = CBA )( ? A B C BA ? X

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 1 0 0 0 0 0 0

0 1 0 0 0 0 0 0

(c) X = CBA + AB

39

A B C CBA AB X

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 0 0 1 0 0

0 0 0 0 0 0 1 1

0 0 0 0 0 1 1 1

(d) X = (A + B)( A + B)

A B A + B BA ? X

0 0 1 1

0 1 0 1

0 1 1 1

1 1 0 1

0 1 0 1

(e) X = (A + BC) )( CB ?

A B C A + BC CB ? X

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 1

1 1 1 0 1 1 1 0

0 0 0 0 1 1 1 0

Seção 4-2 Leis e Regras da Álgebra de Boole 7. (a) Lei comutativa da adição (b) Lei comutativa da multiplicação (c) Lei distributiva 8. Consulte a Tabela 4–1 no livro.

(a) Regra 9: AA ?

(b) Regra 8: 0?AA (aplicada ao 1º e ao 3º termos) (c) Regra 5: A + A = A

(d) Regra 6: AA ? = 1 (e) Regra 10: A + AB = A

(f) Regra 11: BABAA ??? (aplicada ao 1º e ao 3º termos) Seção 4-3 Teoremas de DeMorgan 9. (a) BA??? BABA

40

(b) BA ???? BABA

(c) CBA ?? = CBA

(d) CBA ???ABC

(e) CBA ?????? )()( CBACBA

(f) DCBA ????? CDAB

(g) ))(()()( DCBA ????? CDABCDAB

(h) DCBA ???????? DCBADCBA ))((

10. (a) DCBA ??????? )()( DCBADCBA

(b) )()()()( EFCDBAEFCDABEFCDAB ???????

= ))(( FEDCBA ????

(c) DCBADCBA ????????? DABCDCBA )(

(d) ))(()()( DCBADCBADCBADCBA ???????

= DCBADCBA ????????? DCBADCBA

(e) )()())(( CDABFECDABCDABFECDAB ???????

= ))(())(( CDABFECDAB ??

= ABCDFEDCAB ???? ))((

11. (a) KLMHIJEFGABCKLMHIJEFGABC ????? ))(()()(

= ))()()(( KLMHIJEFGABCKLMHIJEFGABC ????

= ))()()(( MLKJIHGFECBA ????????

(b) BCCDCBABCCDCBABCCDCBA ??????? ))(())(()(

= BCDCBABCDCBACBABCDCCBA ???????? )1()(

= BCCBA ?

(c) ))()()(( HGFEDCBA ????

= HGFEDCBA????? ))()(()( HGFEDCBA

41

Seção 4-4 Análise Booleana de Circuitos Lógicos 12. (a) AB = X

(b) A = X (c) A + B = X (d) A + B + C = X 13. Veja a Figura 4-1.


FIGURA 4–1

FIGURA 4–2

42


16. (a) X = A + B

A B X 0 0 1 1

0 1 0 1

0 1 1 1

(c) X = AB + BC

A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 0 0 1 1

(b) X = AB

A B X 0 0 1 1

0 1 0 1

0 0 0 1

(d) X = (A + B)C

A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 0 1 0 1

(e) X = ))(( CBBA ??

FIGURE 4-3

43

A B C A + B CB ? X

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 1 1 1 1 1 1

1 1 0 1 1 1 0 1

0 0 0 1 1 1 0 1

Seção 4-5 Simplificação Usando a Álgebra Booleana 17. (a) A(A+ B) = AA + BB = A + AB = A(1 + B) = A

(b) ?????? ABAABAAABAA 0)( AB

(c) )( BBCCBBC ??? = C(1) = C

(d) BAAAABAAA ??? )( = A + (0)B = A + 0 = A

(e) )1()( CACBABBCACBACBABCACBA ???????

= CBCA ??????? )()( BACBAACCACBA

18. (a) CBBAACACBBAACAACABA ?????????? ))((

= CBA ??????? CBACBBCA )1()1(

(b) )1()1( BAEDCCDCBAEDCBABCDACBABA ????????

= BA

(c) ACBCAABACBAABACABAB ?????????? )(

)1()1( BCACBCACBCAACBCABA ???????????? = A + C

(d) CABAABACAABAABCABABAA ?????? ))((

= AB?????? )1(00 CABCABAB

(e) CBAABABCBCAABABCBAAB )()( ??????????

= CAB ??? CABAB

19. (a) FDDDBEBDBDFDDEDBBD ????????? )()(

= FDBEBD ?????? FDBEBD 0

(b) DCBACBADCBACBACBADCBACBACBA ????????? )(

= DBACBA ????? )()( DCBADCCBA

(c) ))()(1())()(( DBCBCBDBCBBBCB ???????

44

= ))(())(())(( DBBCBDBBCBBDBCBB ???????? = B(1 + C)(B + D) = B(B + D) = BB + BD = B + BD = B(1 + D) = B

(d) CDBADCABABCDCDABCDABABCD )()()()( ???????

= CDBCDADABCABABCD ????

= DABCABBABCDDABCABBAABCD ????????? )()(

= ABCD ?????????? )()1( CDABCDDABCABCDDABCABACD

(e) )()]([ ACBCCABCABABCACBCCABABC ????? = ABC + 0(BC + AC) = ABC 20. Primeiro desenvolva a expressão Booleana para a saída de cada porta do circuito e simplifique. (a) Veja a Figura 4-4.

X = DACCAABBADACCBABDCACBA ???????? )()(

= DACCBBA ????? ACDCAB )( (b) Veja a Figura 4-5.

X = DACBA ??????? DACCBACBADACBA )1( (c) Veja a Figura 4-6.

FIGURA 4–4

FIGURA 4–5

45

X = DCBBA ? Não é possível uma simplificação maior. (d) Veja a Figura 4-7.

X = DACBA ? Não é possível uma simplificação maior. Seção 4-6 Formas Padronizadas de Expressões Booleanas

21. (a) BABCAC ????????? BABBBCACBCBA ))((

(b) CBAC ????? CCBACCCBA )( (c) (A + C)(AB + AC) = AAB + AAC + ABC + ACC = AB + AC + ABC + ACC = (AB + AC)(1 + C) = AB + AC

22. (a) CDCDBAABCDCDCDBAABCDBACDAB ???????? )(

= CDAB ??? CDBAAB )1(

(b) ABDABBDCBABBDCBAB ????? 0)( = ABD

(c) BDCBABCADCBACBA )(])([ ???????

= )1()1( CBDADCBBDBCADCBBDABCA ?????????? = A + BD 23. (a) O domínio é A, B, C

A soma-de-produtos padrão é: BCAABCCBACBA ???

FIGURA 4–6

FIGURA 4–7 FIGURA 4–7

46

(b) O domínio é A, B, C

A soma-de-produtos padrão é: CBACBAABC ??

(c) O domínio é A, B, C

A soma-de-produtos padrão é: CBACABABC ??

24. (a) AB + CD = CDBABCDACDBADCABDCABDABCABCD ??????

(b) ABD = DCABABCD ?

(c) A + BD = DCABDCABCDBADCBADCBADCBA ?????

+ BCDADCBAABCDDABC ???

25. (a) :BCAABCCBACBA ??? 101 + 100 + 111 + 011

(b) :CBACBAABC ?? 111 + 101 + 001

(c) :CBACABABC ?? 111 + 110 + 101

26. (a) :CDBABCDACDBADCABDCABDABCABCD ?????? 1111 + 1110 + 1101 + 1100 + 0011 + 0111 + 1011

(b) :DCABABCD ? 1111 + 1101

(c) DCABDCABCDBADCBADCBADCBA ?????

+ :BCDADCBAABCDDABC ??? 1000 + 1001 + 1010 + 1011 + 1100 + 1101 + 1110 + 1111 + 0101 + 0111

27. (a) ))()()(( CBACBACBACBA ????????

(b) ))()()()(( CBACBACBACBACBA ??????????

(c) ))()()()(( CBACBACBACBACBA ??????????

28. (a) ))()()()(( DCBADCBADCBADCBADCBA ???????????????

))()()(( DCBADCBADCBADCBA ????????????

(b) ))()()(( DCBADCBADCBADCBA ????????????

( )( )( )( )( )A B C D A B C D A B C D A B C D A B C D? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

))()()()(( DCBADCBADCBADCBADCBA ???????????????

(c) ))()()(( DCBADCBADCBADCBA ????????????

))(( DCBADCBA ??????

Seção 4-7 Expressões Booleanas e Tabelas-Verdade 29. (a)

A B C X 0 0 0 0

0 0 1 1

0 1 0 1

0 0 1 0

1 1 1 1

0 0 1 1

0 1 0 1

0 1 0 1

47

(b)

X Y Z Q 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 1 0 1 0 1 1 0

30. (a) A B C D X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0

(b) W X Y Z Q 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1

31. (a) CBACBACABCBABCACBACACABBA ????????

(b) X Y Z WZ X Y Z W X Y Z W X Y Z W X Y Z WXYZ? ? ? ? ? ? ?

+ ZYXWZYXWZXYWZYXW ???

+ WXYZZWXYZYWXYZXWZYXW ????

A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 0 1 1 0 1 1 0

W X Y Z Q 0 0 0

0 0 0

0 0 1

0 1 0

1 1 1

48

0 0 0 0 0 1 1 1 1 1 1 1 1

0 1 1 1 1 0 0 0 0 1 1 1 1

1 0 0 1 1 0 0 1 1 0 0 1 1

1 0 1 0 1 0 1 0 1 0 1 0 1

1 0 1 1 0 1 1 1 1 0 1 1 1

32. (a)

A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 0 1 1 1 1 0

(b) A B C D X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1

33. (a)

A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 1

(b) A B C D X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 0 1 1 0 0 0 0 1 0 0 1 1 1 1 1

34. (a) X = ABCCBACBACBA ???

X = ))()()(( CBACBACBACBA ????????

(b) X = ABCCBACAB ??

49

X = ))()()()(( CBACBACBACBACBA ??????????

(c) X = DCABDCBADBCADCBACDBADCBADCBA ??????

X = ))()()()(( DCBADCBADCBADCBADCBA ???????????????

))()()(( DCBADCBADCBADCBA ????????????

(d) X = ABCDDCABCDBABCDADCBADCBADCBA ??????

X = ))()()()(( DCBADCBADCBADCBADCBA ???????????????

))()()(( DCBADCBADCBADCBA ???????????? Seção 4-8 O Mapa de Karnaugh 35. Veja a Figura 4-8. 36. Veja a Figura 4-9. 37. Veja a Figura 4-10.

Seção 4-9 Minimização de Soma-de-Produtos Usando o Mapa de Karnaugh

FIGURA 4–8 FIGURA 4–9 FIGURA 4–10

50



FIGURA 4–11

51

40. (a) ABCCBACCABABCCBAAB ?????? )(

= ABCCBACABABC ???

= CABCBAABC ??

(b) BCAACCBAABBCAACCBBABCA )())(()())(( ???????????

= ABCBCACBACBACABABC ?????

= BCACBACBACABABC ????

(c) DBCADCBDACDCBA ???

= DBCADCBAACDBBADCBA ????? )()( =

= DBCADCBADCABDCBADABCDCBA ?????

(d) ABCDDCBCDDCBABA ????

= ABCDDCBAACDBBAADCBADDCCBA ????????? )())(())((

FEFDX ??

FIGURA 4–12

Sem simplificação

52

= BCDACDBAABCDDCBAABCDDABCDCBADCBA ???????

ABCDDCBADCABCDBA ????

= DCBADCABCDBABCDACDBAABCDDABCDCBADCBA ????????

= DABCABCDDCABCDBADCBADCBABCDADCBACDBA ???????? 41. Veja a Figura 4-13.


FIGURA 4–13

53

43. Coloque os 1s a partir da Figura 4–62 (do texto) no mapa como mostra a Figura 4–15 e simplifique.

44. Coloque os 1s a partir da Figura 4–63 (do texto) no mapa como mostra a Figura 4–16 e simplifique.

FIGURA 4–14

FIGURA 4–15

54


Seção 4-10 Minimização de Produto-de-Somas Usando o Mapa de Karnaugh 46. Veja a Figura 4-18.

FIGURA 4–16

FIGURA 4–17

55



FIGURA 4–18

FIGURA 4–19

56



FIGURA 4–20

FIGURA 4–21

57

Seção 4-11 Mapas de Karnaugh de Cinco Variáveis 51. Veja a Figura 4-23.

FIGURA 4–22

FIGURA 4–23

58


Seção 4-12 VHDL 53. entity AND_OR is port (A, B, C, D, E, F, G, H, I: in bit; X: out bit); end entity AND_OR; architecture Logic of AND_OR is begin X <= (A and B and C) or (D and E and F) or (G and H and I); end architecture Logic; 54. O programa VHDL: entity SOP is port (A, B, C: in bit; X: out bit); end entity SOP; architecture Logic of SOP is begin Y <= (A and not B and C) or (not A and not B and C) or (A and not B and not C) or (not A and B and C); end architecture Logic; OBS.: SOP = soma-de-produtos Aplicações em Sistemas Digitais 55. Um display de LEDs é mais apropriado para ambientes com baixa

luminosidade porque os LEDs emitem luz e os LCDs não. 56. Os códigos 1010, 1011, 1100, 1101, 1110, and 1111 correspondem a

valores de dígitos não-decimais, não sendo usados no código BCD. 57. A expressão padrão na forma de soma-de-produtos para o segmento b é:

FIGURA 4–24

Nenhuma simplificação é possível

59

b = ABCDABCDCBADABCDBACDABCDABCDABCD ??????? Essa expressão é minimizada na Figura 4-25. Existem 6 portas a menos e menos inversores como resultado da minimização.



The standard ... -> A expressão padrão requer oito portas AND de 4

entradas, uma porta OR de 8 entradas e 4

inversores

The minimum ... -> A expressão mínima requer duas portas OR de

duas

entradas e 3 inversores 58. A expressão de soma-de-produtos padrão para o segmento c é:

c = ABCDABCDCBADACBDABCDABCDBACDABCDABCD ???????? Essa expressão é minimizada na Figura 4-26. Existem 9 portas a menos e 3 inversores a menos conforme resultado da minimização.

FIGURA 4–25

60



The standard ... -> A expressão padrão requer nove portas AND de 4


inversores

The minimum ... -> A expressão mínima requer uma porta OR de três

entradas e 1 inversor

A expressão de soma-de-produtos padrão para o segmento d é:

d = ABCDABCDACBDABCDBACDABCDABCD ?????? Essa expressão é minimizada na Figura 4-27. Existem 3 portas a menos e 1 inversor a menos como resultado da minimização.

FIGURA 4-26

61



The standard ... -> A expressão padrão requer sete portas AND de 4


inversores

The minimum ... -> A expressão mínima requer três porta AND de duas

Entradas, uma porta AND de três entradas, uma

porta OR de 5 entradas e 3 inversores

A expressão de soma-de-produtos padrão para o segmento e é:

e = ABCDACBDABCDABCD ??? Essa expressão é minimizada na Figura 4-28. Existem 2 portas a menos e 2 inversores a menos como resultado da minimização.

FIGURA 4-27

62



The standard ... -> A expressão padrão requer quatro portas AND de 4


inversores

The minimum ... -> A expressão mínima requer duas portas AND de duas

Entradas, uma porta OR de 2 entradas e 2

inversores

A expressão de soma-de-produtos padrão para o segmento f é:

f = ABCDABCDACBDABCDABCDABCD ????? Essa expressão é minimizada na Figura 4-29. Existem 3 portas a menos e 2 inversores a menos como resultado da minimização.

FIGURA 4-28

63



The standard ... -> A expressão padrão requer seis portas AND de 4


inversores

The minimum ... -> A expressão mínima requer três portas AND de 2


inversores A expressão de soma-de-produtos padrão para o segmento g é:

g = ABCDABCDACBDABCDABCDBACDABCD ?????? Essa expressão é minimizada na Figura 4-30. Existem 4 portas a menos e 1 inversor a menos como resultado da minimização.

FIGURA 4-29

64



The standard ... -> A expressão padrão requer sete portas AND de 4


inversores

The minimum ... -> A expressão mínima requer três portas AND de 2


inversores Problemas Especiais de Projeto 59. Conecte a saída da porta OR para cada segmento em um inversor e então

use a saída do inversor para acionar o segmento. 60. Veja a Figura 4-31. A implementação da soma-de-produtos requer uma

porta OR de 3 entradas, uma porta OR de 4 entradas, uma porta AND de 2 entradas e 2 inversores. A implementação da soma soma-de-produtos (Veja a Figura 4-55 no livro) requer duas portas AND de 2 entradas, uma porta OR de 4 entradas e 2 inversores.

FIGURA 4-30

65

61. Veja a Figura 4-32. A implementação do produto-de-somas do segmento

b requer duas portas OR de 3 entradas, uma porta AND de 2 entradas e 3 inversores.

Veja a Figura 4-33. A implementação do produto-de-somas do segmento c requer uma porta OR de 3 entradas 1 inversor.

FIGURA 4-32

FIGURA 4-31

FIGURA 4-33

66

Veja a Figura 4-34. A implementação do produto-de-somas do segmento

d requer uma porta OR de 4 entradas, duas portas OR de 3 entradas, uma porta AND de 3 entradas e 3 inversores.


e requer uma porta OR de 2 entradas, uma porta AND de 2 entradas e 2 inversores.

FIGURA 4-34

FIGURA 4-35

67

Veja a Figura 4-36. A implementação do produto-de-somas do segmento f requer duas portas OR de 2 entradas, uma porta OR de 3 entradas, uma porta AND de 3 entradas e 2 inversores.


g requer duas portas OR de 3 entradas, uma porta AND de 2 entradas e 3 inversores.

62. Para a implementação do produto-de-somas para a lógica de

decodificação de 7 segmentos:

FIGURE 4-36

FIGURE 4-37

68

4 inversores: 1 7404 4 portas AND de 2 entradas: 1 7408 2 portas AND de 3 entradas: 1 7411 9 portas OR de 3 entradas: 5 7432 2 portas OR de 4 entradas: 2 7432 3 portas OR de 2 entradas: 1 7432 Total de CIs para o produto-de-somas: um CI 7404, um CI 7408, um CI

7411, e oito CIs 7432 Prática de Análise de Defeito Usando o Multisim 63. Saída aberta do inversor de entrada A. 64. Porta OR do segmento e de entrada A aberta. 65. Saída aberta da porta OR do segmento b.

69

CAPÍTULO 5 ANÁLISE LÓGICA COMBINACIONAL Seção 5-1 Circuitos Lógicos Combinacionais Básicos 1. Veja a Figura 5-1.

2. (a) X = ACABA ??

(b) X = DDBCDABA ?? 3. (a) X = ABB (b) X = AB + B

(c) X = BA ? (d) X = (A + B) + AB

(e) X = ABC

(f) X = ))(( CBBA ?? 4. Veja na Figura 5-2 os circuitos que correspondem a cada expressão. (a) X = (A + B)(C + D) = AC + AD + BC + BD

(b) X = CDBCDACCDBACDCABCDCAB ?????? )())(( (c) X = (AB + C)D + E = ABD + CD + E

(d) X = DBADBCBADBCBADBCBA ???????????? ))(()()(

(e) X = EDCABDEDCABEDCAB ???????? )()(

(f) X = )()())(())(( GHEFCDABGHEFCDABGHEFCDAB ?????????

= ))(())(( GHEFCDAB ? =

HFHEGFGEDBDACBCAHGFEDCBA ????????????? ))(())((

FIGURA 5–1

70

5. (a) X = ABB

FIGURA 5-2

71

A B X 0 0 1 1

0 1 0 1

0 0 0 1

(d) X = (A + B) + AB

A B X 0 0 1 1

0 1 0 1

0 1 1 1

(b) X = AB + B

A B X 0 0 1 1

0 1 0 1

0 1 0 1

(e) X = ABC A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1 1 1 0 1 1 1 1

(c) X = BA ? A B X 0 0 1 1

0 1 0 1

1 1 0 1

(f) X = ))(( CBBA ??

72

A B C X 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 0 1

6. (a) X = (A + B)(C + D)

A B C D X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 1 1 1 0 1 1 1 0 1 1 1

(b) X = CDCAB ? A B C D X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0

(c) X = (AB + C)D + E

A B C D E X A B C D E X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 1 1 0 1 1 1 0 1 1 1

(d) X = DBCBA ?? ))(( A B C D X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1

73

(e) X = EDCAB ?? )( A B C D E X A B C D E X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 1

(f) X = ))(( GHEFCDAB ?? A B C D E F G H I 0 X 0 X X X X X

X 0 X 0 XXX X

0 0 X X X X X X

XX 0 0 XX XX

X X X0 0 X0X

XXXXX0X0

XXXX0 0XX

X X X X X X 0 0

1 1 1 1 1 1 1 1

Para todas as outras entradas X = 0. X = don’t care

É mostrada uma tabela resumida porque existem 256

combinações.

7. X = ))(())(( BABABABABABA ????? Seção 5-2 Implementação de Lógica Combinacional 8. Veja a Figura 5-3.

FIGURA 5-3

74


FIGURA 5-4

75


11. X = ABCCABCBACBACBA ????

X

FIGURA 5-5

76

Veja a Figura 5-6.

12. X = ABCDCDBADCBADCBADCBADCBACDBADCBA ??????? Veja a Figura 5-7.

13. X = AB + ABC = AB(1 + C) = AB

FIGURE 5-7

FIGURA 5-6

77

Como C é uma variável don’t care, a saída depende apenas de A e B como

mostra a tabela-verdade acima que é implementada com uma porta AND na Figura 5–8.

14. X = CCBBACCBABCCBABCCBAB ))(())(())(())(( ????????

= CB?????? )1()( ACBCBCBACCBCBA Veja a Figura 5-9.

15. (a) X = CBAB ? Não há simplificação. Veja a Figura 5-10.

A saída depende apenas de B e C. O valor de A não importa. A porta NOR se comporta como uma AND negativa.

X

FIGURA 5-8

X

FIGURA 5-9

X AB BC? ?

FIGURA 5-10

Nenhuma simplificação é possível

X = 1 quando AB = 1, não importando a variável C.

78

(b) X = ( )A B C AB AC? ? ? Não há simplificação. A equação pode ser expressa de outra forma, conforme indicado na Figura 5-11.

(c) X = )( BBABAAB ??? = A

Uma conexão direta da entrada para a saída. Nenhuma porta é necessária.

(d) X = GBBEFCBAGEFBABC ??????? )(

= GEFBCA ????????? GBBEFCA Veja a Figura 5-12.

(e) X = A(BC(A + B + C + D)) = ABCA + ABCB + ABCC + ABCD = ABC + ABC + ABC + ABCD = ABC + ABC(1 + D) = ABC + ABC = ABC Veja a Figura 5-13.

(f) X = ))(())(( CBAFGEBEDBCCABFGEEDCB ??????

X

FIGURA 5-11

X

FIGURA 5-12

X

FIGURA 5-13

79

= FGEBCEDBCFGEBAEDBCA ???

= FGEBCFGEBAAEDBC ??? )1(

= FGEBCFGEBAEDBC ?? Veja a Figura 5-14.

16. (a) X = ))(( BEACDBACDBA ???? = )( EBACDBACDBA ????

= EBACDBBAEBABACDBA ??????? )(

= CDA ??????? CDEBACDEBAA )1( Veja a Figura 5-15.

(b) X = FAEFDDCABAFFEDDCAB ??????

= EDFDCBA ??? Veja a Figura 5-16.

FIGURA 5-14

X

FIGURA 5-15

80

(c) X = ECADCABA ???????? )())(( ECDCBAEDCBA Veja a Figura 5-17.

17. As expressões de soma-de-produtos são desenvolvidas como a seguir e os circuitos resultantes são mostrados na Figura 5-18. (a) X = (A + B)(C + D) = AC + AD + BC + BD

(b) X = CDBCDA ?????? CCDBACDCABCDCAB )())(( (c) X = (AB + C)D + E = ABD + CD + E

X

FIGURA 5-16

X

FIGURA 5-17

81

(d) X = ( )( ) ( )( )A B BC D A B BC D A B BC D? ? ? ? ? ? ? ? ?

= DBA ?????? DCBA )1(

(e) X = EDCABD ???????? EDCABEDCAB )()(

(f) X = )()())(())(( GHGEFCDABGHEFCDABGHEFCDAB ?????????

= ( )( ) ( )( ) ( )( ) ( )( )AB CD EF GH A B C D E F G H? ? ? ? ? ? ?

= ? ? ? ? ? ? ?AC BC AD BD EG FG E H F H

82

Seção 5-3 A Propriedade Universal das Portas NAND e NOR 18. Veja a Figura 5-19.

FIGURA 5-18

83

19. X = CCBAB ?? ))(( Veja a Figura 5-20.



X

FIGURA 5-19

FIGURA 5-20

FIGURA 5-21

84

Seção 5-4 Lógica Combinacional Usando Portas NAND e NOR 22. (a) X = ABC Veja a Figura 5-23. (c) X = A + B Veja a Figura 5-25.

(b) X = ABC Veja a Figura 5-24.

(d) X = CBA ?? Veja a Figura 5-26.

X

FIGURA 5-22

X

FIGURA 5-24

X

FIGURA 5-25

X

FIGURA 5-26

FIGURA 5-23

X

85

(e) X = CDAB ?

Veja a Figura 5-27.

(f) X = (A + B)(C + D)

Veja a Figura 5-28.

(g) X = ])([ BCEABDECAB ?? Veja a Figura 5-29.

23. (a) X = ABC

Veja a Figura 5-30.

X

FIGURA 5-27

X

FIGURA 5-28

X

FIGURA 5-30

FIGURA 5-29

X

86

(b) X = ABC Veja a Figura 5-31.

(c) X + A + B Veja a Figura 5-32.

(c) X + A + B Veja a Figura 5-32.

(d) X = CBA ?? Veja a Figura 5-33.

(e) X = CDAB ? Veja a Figura 5-34.

X

FIGURA 5-31

X

FIGURA 5-33

X

FIGURA 5-34

X

FIGURA 5-32

87

(f) X = (A + B)(C + D)

Veja a Figura 5-35.

(g) X = ])([ BCEABDECAB ?? Veja a Figura 5-36.

24. (a) X = AB Veja a Figura 5-37.

X

FIGURA 5-35

X

FIGURA 5-36

X

FIGURA 5-37

88

(c) X = AB + C Veja a Figura 5-39.

(b) X = A + B Veja a Figura 5-38.

(d) X = ABC + D Veja a Figura 5-40.

X

FIGURA 5-38

X

FIGURA 5-40

X

FIGURA 5-39

89

(e) X = A + B + C Veja a Figura 5-41.

(f) X = ABCD Veja a Figura 5-42.

(g) X = A(CD + B) = ACD + AB

X

FIGURA 5-41

X

FIGURA 5-42

90

Veja a Figura 5-43.

(h) X = AB(C + DEF) + CE(A + B + F) = ABC + ABDEF + CEA + CEB + CEF

Veja a Figura 5-44.

X

FIGURA 5-43

X

FIGURA 5-44

91

25. (a) X = CBAB ? Veja a Figura 5-45.

(b) X = CAAB ??? )( CBA Veja a Figura 5-46.

(c) X = ABBA ?

Veja a Figura 5-47.

(d) X = GBBEFCBA ??????? )( GEFBABC Veja a Figura 5-48.

X

FIGURA 5-45

X

FIGURA 5-46

X

FIGURA 5-47

X

FIGURA 5-48

92

(e) X = A[BC(A + B + C + D)] = ABCA + ABCB + ABCC + ABCD = ABC + ABC + ABC + ABCD + ABC(1 + D) = ABC Veja a Figura 5-49.

(f) X = ))(())(( CBAFGEEDCBCABFGEEDCB ??????

= )( FGECEDCFGEBEDCBFGEAEDCAB ?????

= FGEBCEDBCFGEBBFGEBA ???

= FGEBCEDBCFGEBA ?? Veja a Figura 5-50.

FIGURA 5-49

X

FIGURA 5-50

93

Seção 5-5 Operação de Circuitos Lógicos com Formas de Onda Digitais nas Entradas 26. X = BABBBA ??? = 0 A saída X é sempre nível BAIXO.

27. X = BA????? BBABAB)( Veja a Figura 5-51.

28. X é nível ALTO quando ABC estão todas em nível ALTO ou quando A for

nível ALTO e B for nível BAIXO e C for nível BAIXO ou quando A for nível ALTO e B for nível BAIXO e C for nível ALTO.

X = CBACBAABC ?? Veja a Figura 5-52.

29. X é nível ALTO quando A for nível ALTO, B for nível BAIXO e C for

nível BAIXO. Não podemos dizer se X será nível ALTO quando todas as entradas estiverem em nível ALTO.

FIGURA 5-51

FIGURA 5-52

94

X = CBA Veja a Figura 5-53.


31. O pulso de saída tem uma largura suficiente. Ele é maior que 25 ns. O

valor máximo não é especificado. Veja a Figura 5-55.

FIGURA 5-53

FIGURA 5-54

95

Seção 5-6 Lógica Combinacional com VHDL 32. entity Circuit5_51b is port (A, B, C, D: in bit; X: out bit); end entity Circuit5_51b; architecture LogicFunction of Circuit5_51b is begin X <= not(not A and B) or (not A and C and D) or (D and B and not D); end architecture LogicFunction; 33.(e) entity Circuit5_52e is port (A, B, C: in bit; X: out bit); end entity Circuit5_52e; architecture LogicFunction of Circuit5_52e is begin X <= (not A and B) or B or (B and not C) or (not A and not C) or (B and not C) or not C; end architecture LogicFunction; (f) entity Circuit5_52f is port (A, B, C: in bit; X: out bit); end entity Circuit5_52f;

FIGURA 5-55

96

architecture LogicFunction of Circuit5_52f is begin X <= (A or B) and (not B or C); end architecture Logic Function; 34. Veja a Figura 5-56 para entrada/saída (IN/OUT), porta e denominação de sinal.

--Programa para o circuito lógico da Figura 5-56 (no livro corresponde à Figura 5-53(d)) entity (Circuit5_53d is port (IN1, IN2, IN3, IN4: in bit; OUT: out bit);

end entity Circuit5_53d; architecture LogicOperation of Circuit5_53d is

--Component declaration for inverter component Inverter is

port (A: in bit; X: out bit); end component Inverter; --Component declaration for NOR gate component NORgate is port (A, B: in bit; X: out bit); end component NOR gate; --Component declaration for NAND gate component NANDgate is port (A, B: in bit; X: out bit); end component NANDgate; signal G1OUT, G2OUT, G3OUT, G4OUT, G5OUT: bit; begin G1: Inverter port map (A => IN1, X => G1OUT); G2: NORgate port map (A => G1OUT, B => IN2, X => G2OUT); G3: NAND gate port map (A => IN2, B => IN3, X => G3OUT); G4: NANDgate port map (A => G2OUT, B => G3OUT, X => G4OUT); G5: NORgate port map (A => G4OUT, B => IN4, X => G5OUT); G6: Inverter port map (A => G5OUT, X => OUT); end architecture LogicOperation; 35. Veja a Figura 5-57 para entrada/saída (IN/OUT), porta e denominação de sinal.

FIGURA 5-56

97

-- Programa para o circuito lógico da Figura 5-57 (no livro corresponde à Figura 5-53(f)) entity Circuit5_53f is port (IN1, IN2, IN3, IN4, IN5, IN6, IN7, IN8: in bit; OUT: out bit); end entity Circuit5_53f; architecture LogicFunction of Circuit5_53f is --Component declaration for NAND gate component NANDgate is port (A, B: in bit; X: out bit); end component NANDgate; signal G1OUT, G2OUT, G3OUT, G4OUT, G5OUT, G6OUT: bit; begin G1: NANDgate port map (A => IN1, B => IN2, X => G1OUT); G2: NANDgate port map (A => IN3, B => IN4, X => G2OUT); G3: NANDgate port map (A => IN5, B => IN6, X => G3OUT); G4: NANDgate port map (A => IN7, B => IN8, X => G4OUT); G5: NANDgate port map (A => G1OUT, B => G2OUT, X => G5OUT); G6: NANDgate port map (A => G3OUT, B => G4OUT, X => G6OUT); G7: NANDgate port map (A => G5OUT, B => G6OUT, X => OUT); end architecture LogicFunction;

36. X = CABCBACBACBA ??? + ABC Essa é uma expressão de soma-de-produtos para a função da Tabela 5-8

do livro. O programa a seguir corresponde a abordagem por fluxo de dados para essa função lógica.

--Programa para a Tabela 5-8 (lógica na forma de soma-de-produtos) entity Table5_8 is port (A, B, C: in bit; X: out bit); end entity Table5_8; architecture LogicOperation of Table5_8 is begin X <= (not A and not B and not C) or (not A and B and not C) or (A and not B and not C) or (A and B and not C) or (A and B and C); end architecture LogicOperation; 37. --Programa relativo à Figura 5-64 (abordagem por fluxo de dados) entity Fig5_64 is port (A, B, C, D, E: in bit; X: out bit);

FIGURE 5-57

98

end entity Fig5_64; architecture DataFlow of Fig5_64 is begin X <= (A and B and C) or (D and not E) end architecture DataFlow; Veja a Figura 5-58 que corresponde à Figura 5-64 do livro, que foi modificada para a abordagem estrutural.

--Programa para a abordagem estrutural do circuito da Figura 5-64 do livro. entity Fig5_64 is port (IN1, IN2, IN3, IN4, IN5: in bit; OUT: out bit); end entity Fig5_64; architecture Structure of Fig5_64 is --Component declaration for AND gate component AND_gate is port (A, B: in bit; X: out bit); end component AND_gate; --Component declaration for OR gate component OR_gate is port (A, B: in bit; X: out bit); end component OR_gate; --Component declaration for Inverter component Inverter is port (A: in bit; X: out bit); end component Inverter; signal G1OUT, G2OUT, G3OUT, INVOUT: bit; begin G1: AND_gate port map (A => IN1, B => IN2, X => G1OUT); G2: AND_gate port map (A => G1OUT, B => IN3, X => G2OUT); INV: Inverter port map (A => IN5, X => INVOUT); G3: AND_gate port map (A => IN4, B => INVOUT, X => G3OUT); G4: OR_gate port map (A => G2OUT, B => G3OUT, X => OUT); end architecture Structure; 38. --Programa para a abordagem estrutural do circuito da Figura 5-68 do livro. entity Fig5_68 is port (A, B, C, D, E: in bit; X: out bit); end entity Fig5_68; architecture DataFlow of Fig5_68 is begin X <= (not A or not B or C) and E or (C or not D) and E;

FIGURE 5-58

99

end architecture DataFlow; Veja a Figura 5-59 que corresponde à Figura 5-68 do livro, que foi modificada para a abordagem estrutural.

--Programa para a abordagem estrutural do circuito da Figura 5-68 do livro. entity Fig5_68 is port (IN1, IN2, IN3, IN4, IN5: in bit; OUT: out bit); end entity Fig5_68; architecture Structure of Fig5_68 is --Component declaration for 3-input NAND gate component NAND_gate3 is port (A, B, C: in bit; X: out bit); end component NAND_gate3; --Component declaration for 2-input NAND gate component NAND_gate2 is port (A, B: in bit; X: out bit); end component NAND_gate2; --Component declaration for Inverter component Inverter is port (A: in bit; X: out bit); end component Inverter; signal G2OUT, G3OUT, G4OUT, G5OUT, INVOUT: bit; begin G1: NAND_gate2 port map (A => G2OUT, B => G4OUT, X => OUT); G2: NAND_gate2 port map (A => G3OUT, B => IN5, X => G2OUT); INV: Inverter port map (A => IN3, X => INVOUT); G3: NAND_gate3 port map (A => IN1, B => IN2, C => INVOUT, X => G3OUT); G4: NAND_gate2 port map (A => IN5, B => G5OUT, X => G4OUT); G5: NAND_gate2 port map (A => INVOUT, B => IN4, X => G5OUT); end architecture Structure; 39. A partir do programa VHDL, a expressão lógica é apresentada como uma expressão Booleana da seguinte forma:

X = ( )AB AC AD BC BD DC? ? ? ? ?

= (( )( )( )( )( )( ))A B A C A D B C B D D C? ? ? ? ? ?

= ))()()()()(( CDDBCBDACABA ?????? A tabela-verdade é:

A B C D X

FIGURE 5-59

100

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1

40. --Programa para o circuito da Figura 5-62 do livro com abordagem por fluxo de dados entity Fig5_62 is port (A1, A2, B1, B2: in bit; X: out bit); end entity Fig5_62; architecture LogicCircuit of Fig5_62 is begin X <= (A1 and A2) or (A2 and not B1) or (not B1 and not B2) or (not B2 and A1);

end architecture LogicCircuit; 41. As portas AND são numeradas, de cima para baixo, como G1, G2, G3, G4.

A porta OR é G5 e os inversores são, de cima para baixo, G6 e G7. Troque A1, A2, B1, B2 por IN1, IN2, IN3, IN4 respectivamente. Troque X por OUT.

entity Circuit5_62 is port (IN1, IN2, IN3, (IN4: in bit; OUT: out bit); end entity Circuit 5_62; architecture Logic of Circuit 5_62 is component AND_gate is port (A, B: in bit; X: out bit); end component AND_gate; component OR_gate is port (A, B, C, D: in bit; X: out bit); end component OR_gate; component Inverter is port (A: in bit; X: out bit); end component Inverter; signal G1OUT, G2OUT, G3OUT, G4OUT, G5OUT, G6OUT, G7OUT: bit; begin G1: AND_gate port map (A => IN1, B => IN2, X => G1OUT); G2: AND_gate port map (A => IN2, B => G6OUT, X => G2OUT); G3: AND_gate port map (A => G6OUT, B => G7OUT, X => G3OUT); G4: AND_gate port map (A => G7OUT, B => IN1, X => G4OUT); G5: OR_gate port map (A => G1OUT, B => G2OUT, X => G3OUT, D => G4OUT, X => OUT); G6: Inverter port map (A => IN3, X => G6OUT); G7: Inverter port map (A => IN4, X => G7OUT); end architecture Logic;

101

Seção 5-7 Análise de Defeito

42. X = CDAB ? = ABCD X é nível ALTO apenas quando as entradas ABCD estiverem todas em

nível ALTO. Isso não acontece nas formas de onda mostradas, assim X permanece em nível BAIXO.

A saída é incorreta.

43. X = EDABC ? Como X é o mesmo que a saída G3, G1 ou G2 apresenta defeito tendo sua saída presa em nível BAIXO. 44. X = AB + CD + EF X não vai para nível ALTO quando C e D estão em nível ALTO. G2

apresenta defeito tendo sua saída aberta ou presa em nível ALTO ou a entrada correspondente a G4 está aberta.

102


46. X = ))()(( FEDCBAFEDCBA ??? = (A + B)(C + D)(E + F) Como X não vai para nível ALTO quando C ou D for nível ALTO, a saída da porta G2 tem que estar presa em nível BAIXO.

47. (a) X = EDCECEEBEAEDCECBA ????????? )()(

= EDCEEBEA ??? Veja a Figura 5-61.

E

FIGURE 5-61

FIGURE 5-60

Portas acionadas

Porta acionadora

Porta acionada

103

(b) X = )1()( CDECDEE ????? = E A forma de onda X é a mesma que a forma de onda E, na Figura 5-61.

Como essa é a forma de onda correta, a saída aberta da porta g3 não aparece para esse conjunto particular de formas de onda de entrada.

(c) X = )1()( CBAECBAEE ??????? = E Novamente, a forma de onda X é a mesma que a forma de onda E. Por

mais estranho que possa parecer, a entrada de G5 em curto-circuito não afeta a saída para esse conjunto particular de formas de onda de entrada.

Conclusão: os dois defeitos não são indicados na forma de onda de

saída para esse conjunto particular de entradas.

48. TP = DCBA ?

A saída da porta DC está presa em nível BAIXO. Veja a Figura 5-62.

FIGURE 5-62

(real)

(correto)

104

Aplicações em Sistemas Digitais 49. Veja a Figura 5-63.


51. Veja a Figura 5-65. Problemas Especiais de Projeto 52.

FIGURE 5-63

FIGURE 5-64

Lógica do aquecedor

Lógica do alarme FIGURE 5-65

105

A3 A2 A1 A0 X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1

Veja a Figura 5-66.

53. Considere X = Lâmpada ligada (on) A = Chave da frente ligada

A = Chave da frente desligada B = Chave de trás ligada

B = Chave de trás desligada

X = BABA ? . Essa é uma operação EX-OR. Veja a Figura 5-67.

FIGURE 5-66

106

54. VQUÍMICO = HCH LTT . Veja a Figura 5-68.


Prática de Análise de Defeito Usando o Multisim

FIGURE 5-67

FIGURE 5-69

Binário

FIGURE 5-68

QUÍMICO

107

56. O pino B de G1 está aberto. 57. O pino C da porta OR está aberto. 58. A entrada do inversor está aberta. 59. Sem defeito.

Floyd_Manual Do Professor Com Folhas de Dados Cap1_5

Documents

Transcript of Floyd_Manual Do Professor Com Folhas de Dados Cap1_5