FAMÍLIAS DE CIRCUITOS LÓGICOS

FAMÍLIAS DE CIRCUITOS LÓGICOS

Tecnologias-Demantova 1

Famílias lógicas consistem de um conjunto de circuitos

integrados implementados para cobrir um determinado grupo de

funções lógicas que possuem características de fabricação e elétricas

similares.

O desenvolvimento das famílias lógicas é uma conseqüência

da evolução das técnicas de fabricação e necessidades de aplicação

(velocidade, potência, etc.).

CLASSIFICAÇÃO PELO ELEMENTO CHAVEADOR:

• Transistor Bipolar

• Transistor MOS

Transistor Bipolar:


Transistor MOS:


SUB FAMÍLIAS:


• BIPOLAR:

-DTL (Diode Transistor Logic, Lógica de Diodos e Transistores);

-DCTL (Direct Coupled Transistor Logic, Lógica de Transistores

diretamente acoplados);

-RTL (Resistor Transistor Logic, Lógica de Transistores e

Resistores);

-RCTL (Resistor Capacitor Transistor Logic, RTL com

Capacitores);

-HTL (High Threshold Logic, Lógica de alto Limiar);

-TTL (Transistor Transistor Logic, Lógica Transistor-transistor);

-ECL (Emitter Coupled Logic, Lógica de Emissores Acoplados);.

• MOS (Metal Oxide Semiconductor Logic, Lógica de MOSFETs):

-pMOS (MOSFET canal P);

-nMOS (MOSFET canal N);

-CMOS (Complementary MOS Logic, Lógica MOS

complementar)

SUB FAMÍLIAS:


• BICMOS:

-É uma terceira tecnologia que ganha campo hoje em dia

mesclando os dois elementos chaveadores em um mesmo

componente.

Volume x Tempo x Custo:


PARÂMETROS ELÉTRICOS E NÍVEIS LÓGICOS:


• IIH: corrente de entrada para nível alto;

• IIL: corrente de entrada para nível baixo;

• ioh: corrente de saída para nível alto;

• IOL: corrente de saída para nível baixo;

• VIH: tensão de entrada para nível alto;

• VIL: tensão de entrada para nível baixo;

• VOH: tensão de saída para nível alto;

• VOL: tensão de saída para nível baixo;

• TPD: tempo de propagação de uma transição da SAÍDA EM

relação a entrada (TPHL, TPLH).

PARÂMETROS ELÉTRICOS E NÍVEIS LÓGICOS:


CONDIÇÕES DE COMPATIBILIDADE:

VOH ≥ VIH; VOL ≤ VIL; IOH ≥ N.IIH; IOL ≥ N.IIL;

IMUNIDADE À RUÍDO: Representa o maior grau de ruído que pode

ser adicionado ao sinal lógico presente em uma interconexão de portas

lógicas, sem que acarrete que um nível lógico fornecido na saída seja

interpretado erroneamente na entrada em que está conectada.


PARA A DETERMINAÇÃO DA IMUNIDADE AO RUÍDO, DEVE-SE

CONSIDERAR O PIOR CASO, OU SEJA, O MENOR VALOR ENTRE

(VOHMÍN - VIH MÍN ) E (VIL MÁX - VOLMÁX).

CORRENTES DE ENTRADA E SAÍDA: DETERMINA COM CERTEZA

A MÁXIMA CARGA QUE CADA PORTA PODE SUPORTAR

RESPEITANDO SUAS CARACTERÍSTICAS DE IMUNIDADE A

RUÍDO. SINAIS NEGATIVOS SIGNIFICAM CORRENTES SAINDO DA

PORTA LÓGICA.


&ex. TTL Standard

&

&

&

FAN OUT:

CORRESPONDE AO

NÚMERO DE ENTRADAS PADRÃO

QUE UMA SAÍDA CONSEGUE

EXCITAR COM GARANTIA. É UM

NÚMERO ADIMENSIONAL.

TEMPO DE PROPAGAÇÃO:


tPLH – Tempo de atraso do estado lógico “0” para o “1”.

tPHL – Tempo de atraso do estado lógico “1” para o “0”.

PRINCIPAIS CAUSAS:

• ATRASOS DE COMUTAÇÃO INTERNA

• CAPACITÂNCIAS INTERNAS E PARASITAS

• TEMPO DE RECOMBINAÇÃO DE PORTADORES

PLHPHL

maxTT

1f

FREQÜÊNCIA MÁXIMA DE OPERAÇÃO:

É a máxima freqüência de um sinal aplicado a entrada de uma

porta lógica sendo que esta ainda consegue comutar de maneira

correta a sua saída:


TEMPERATURAS DE CIRCUITOS INTEGRADOS:


Operação

ao ar livre

Faixa Militar -55 a +125 °C

Faixa Meio-Militar 0 a +100 °C

Faixa Profissional 0 a +75 °C

Faixa Industrial 15 a +55 °C

Temperatura de armazenamento -65 a +150 °C

TEMPERATURAS DE CIRCUITOS INTEGRADOS:


Operação

ao ar livre

Faixa Militar -55 a +125 °C

Faixa Meio-Militar 0 a +100 °C

Faixa Profissional 0 a +75 °C

Faixa Industrial 15 a +55 °C

Temperatura de armazenamento -65 a +150 °C

Normalmente o fabricante especifica a potência máxima de

dissipação a uma dada temperatura (ex:110mw a 25°c) e um fator de

decréscimo ( 1mw/°c).

EXIGÊNCIAS DE ALIMENTAÇÃO:


Em geral ICCH e ICCL têm valores diferentes, sendo a potência

média consumida pelo integrado calculada como:

CCCCmédiaD VIMédiaP

TIPOS DE ENCAPSULAMENTOS:


A EVOLUÇÃO DAS FAMÍLIAS LÓGICAS:


LÓGICA COM DIODOS (DIODE LOGIC):


FAMÍLIA RTL (RESISTOR TRANSISTOR LOGIC):

R1

R2

A

B

R

Vcc

Z

-É de simples confecção e muito utilizada em componentes discretos.

-É a primeira família considerada de tecnologia saturada.

-Apresenta como limitações:

baixa freqüência de corte devido aos resistores (5MHz).

resistência de carga => „1‟ ideal é baixa.

=> „0‟ ideal é alta.

-Resistência de entrada reduzem o fan-out para 5.

-Uma derivação desta família é a RCTL


FAMÍLIA DTL (DIODE TRANSISTOR LOGIC):

-É uma extensão da lógica com diodos.

- Aumento da velocidade (baixa resistência em polarização direta).

-Aumento de fan-out (alta resistência em polarização inversa).

-Entrada em zero => diodo conduzindo => transistor cortado

(Vx=VD1=VD2<(VD3+VBE).

- Quando a=b=1, transistor saturado (saída igual a zero).

- Pincipais características: bloco lógico básico ne, tempo de atraso da

ordem de 30ns, fan-out 8, potência/bloco 10mW, imunidade ao

ruído da ordem de 1,4V.

R

D1

D2

A

B

Vcc

R

Vcc

D3

T1

Z

Vx

VbeVd3

&


FAMÍLIA HTL (HIGH THRESHOLD LOGIC):

- Apresenta maior imunidade ao ruído. qualquer ruído precisa ter

energia suficiente para polarizar o diodo zener e a junção base-

emissor do transistor antes de causar alteração no estado da porta.

- Fan-out típico igual a 10, consumo aproximado de 60 mW/bloco.

apresenta o maior tempo de atraso entre as famílias de tecnologia

bipolar.


FAMÍLIA TTL (TRANSISTOR-TRANSISTOR LOGIC):

- Derivada da família DTL. usa transistores multiemissores.

- Vantagens: eliminação da rede de diodos e resistores de entrada,

maior velocidade de comutação e maior facilidade de construção

em escala integrada, tornando-se menor o custo por unidade.


FAMÍLIA TTL (TRANSISTOR-TRANSISTOR LOGIC):

Para a polarização de uma junção base-emissor, precisa-se de

um Vbe=0,6V, então existirá uma corrente de coletor que passará pelo(s)

emissor(es) polarizado(s) e que irá drenar corrente da base do transistor

de saída, cortando-o e fazendo a saída ficar em nível lógico um.

Quando as duas junções base-emissor não estiverem

polarizadas, existirá uma corrente de fuga ICBO (corrente base-coletor com

emissor em aberto), que será suficiente para polarizar o transistor da

saída, levando a mesma para o nível zero.

Entrada em aberto: Quando deixamos uma entrada em aberto, teremos

a respectiva junção base-emissor não polarizada. Isto tem o mesmo efeito

de se colocar o nível lógico um na entrada. Na prática, onde problemas

de acoplamento de ruído de HF são bem conhecidos, sempre devemos

garantir o nível um ligando-o fisicamente a Vcc, i.e., não devemos confiar

no expediente de deixar entradas em aberto, geralmente aparecerão

problemas.


ESPECIFICAÇÕES DA FAMÍLIA TTL

SÉRIES 74/54 SIMBOLOGIA:

ZZ 74 AC XXX NT

- ZZ é geralmente o código do fabricante (ex. SN da Texas Inst.).

- Faixa de Temperatura: 74[0..75C] e 54 [-55..125C].

- As letras que aparecem após o 74/54 especificam a subfamília:

- Os números XXX especificam a função do CI.

- NT identifica o tipo de encapsulamento. Ex: N=300mil DIP Dual in

Pine; NT é 300 mil DIP para 24/28 pinos; D=150 mil SO; DW 300

mil SO 20/24/28 pinos; DL 300 mil SSOP (Shrink Small Outline

Package) 48/56 pinos 300 mil cerâmico DIL.



ALIMENTAÇÃO:

- A versão comercial tem tolerância de 5% na alimentação [de 4,75 a 5,25V].

NÍVEIS DE ENTRADA E SAÍDA:



SAÍDAS PADRÃO:



PORTA NE TTL PADRÃO:

- R3 caracteriza o active pull-up resistor.

- Q3 e Q4 a saída toten-pole.

- A e/ou B em nível zero, Q2 corta, levando

Q4 ao corte.

- Q3 conduz, aparecendo na saída s um,

igual a +Vcc.

- Com A e B em nível um, por R1 fluirá

uma corrente (ICBO) que irá saturar Q2 e

consequentemente Q4.

- Devido queda de tensão em D, o

transistor Q3 cortará e teremos na saída

a tensão VCESAT de Q4, ou seja, 0,2V.



COLETOR ABERTO:


FUNÇÃO ENABLE, TRI-STATE / ESTADO DE ALTA IMPEDÂNCIA:

Este tipo de porta apresenta 3 estados de saída: o estado zero (Q4

saturado e Q3 cortado), o estado um (Q4 cortado e Q3 saturado) e um

terceiro estado de alta impedância (Q4 e Q3 cortados), conhecido

como terceiro estado. Diz-se que esta saída é do tipo tri-state (3S ou

3z).

Se aplicarmos um nível zero (0V) na entrada E no enable

(entrada de habilitação), Q5 será cortado e o circuito funcionará

normalmente como uma porta NE. Se aplicarmos nível um (Vcc), o

transistor Q5 saturará e o potencial no ponto X cairá para um valor

baixo, levando Q3 e Q4 para a situação de corte. O terminal de saída

S, neste caso, estará praticamente desconectado do circuito e

ocasionará o estado de alta impedância.

Na prática, as aplicações das saídas tri-state são muitas,

principalmente em sistemas com micro-processadores, onde vários

circuitos integrados compartilham um mesmo conjunto de, formando o

que se denomina barramento de dados (Data Bus). Nesta situação,

enquanto um dispositivo utiliza os dados do barramento, todos os

outros dispositivos ligados ao mesmo barramento permanecem em

estado de alta impedância.


FAMÍLIAS TTL (Exemplos):

Versão Identif.Tp

/porta

Pd/

portaObs. IOH IOL IIH IIL

Standard 54/74 10 ns10

mWpadrão

Low power 54L /74L 33 ns 1 mW baixo consumo -200μA 3.6mA 10μA -0.18mA

High speed 54H /74H 6 ns22

mWalta velocidade

Schottky 54S / 74S 3 ns20

mWalta velocidade -1mA 20mA 50μA -2mA

Low power

Schottky54LS / 74LS 10 ns 2 mW baixo consumo -400μA 8mA 20μA -0.36mA

Advanced

Low power54ALS/74ALS 4ns 1mW

Motorola

F(Fairchild)-400μA 4mA 20μA -0.2mA

Advanced

Schottky54AS/74AS 2ns 15mW

Características

Construtivas-2mA 20mA 200μA -2mA


CIRCUITOS INTERNOS DAS DIVERSAS SUB-FAMÍLIAS TTL:


FAMÍLIA ECL (EMITTER-COUPLED LOGIC):

A família ECL utiliza o acoplamento direto entre emissores. Esse fato

faz com que os transistores não trabalhem na região de saturação,

possibilitando um menor tempo de resposta, ou seja, uma velocidade

de trabalho alta. Dentre as famílias lógicas aqui estudadas, possui a

maior velocidade de comutação (1,55 ns).

Tem desvantagem de um alto consumo, fabricação

complicada e baixa densidade de integração.


Família MOS (Metal-Oxide Semiconductor)

São circuitos formados a partir de transistores MOSFETs. Estes

transistores de efeito de campo são construídos a partir da

tecnologia MOS (semicondutor de óxido metálico).

Canal n Canal p

G

D

S

nG

D

S

p

- Quanto maior o valor de VGS maior o canal de condução

-Resistências de corte de 10 G e de saturação de 1 k.

-Transistor pMOS (canal p) funciona de maneira complementar.

-nMOS=>2 vezes mais rápido; pMOS=> maior nível de integração.

-tecnologia MOS=> maior densidade de integração (memórias e

microprocessadores); baixo custo de fabricação; menor

consumo; desvantagem: menor velocidade de operação.

-MOS canal n (nMOS): VGS 0V

e 0 transistor está cortado.

-VGS ≈ 1,5 V começa a formação

do canal entre o dreno e a

fonte.


Portas utilizando nMOS:

O gate de Q1 => +5 V. q1 faz a função de um resistor de 100 k.

-Q2 é o transistor de comutação, condição de corte (G) ou saturação

(k).


Família CMOS (Complementary MOS):

-Nesta família CMOS sempre haverá um transistor pMOS trabalhando

com um outro nMOS em simetria complementar.

-Possui grande escala de integração, consumindo uma baixa potência

e tendo um grande Fan-out devido a alta impedância de entrada.


Características de tensão das entradas e saídas:

-Alimentação: desde 3V até 15V (série 40XX) ou de 3V até 18V (série

40XXB).


Porta Lógicas Básicas CMOS:


Características Principais da Família CMOS:

- Fan-out maior que 50.

- Potência dissipada por bloco da ordem de 10 mW:

Pt=Pq + CV2f. (Pq ≈ nW e PDN = 10mW a 10MHz)

- Alta imunidade a ruído: 45% Vdd (típica) e 30% Vdd (garantida).

- Desvantagem: tempo de atraso que é da ordem de (30-100ns).

- Cuidados com o manuseio, devido à eletricidade estática.

Principais Características das Sub-famílias:

HC High Speed CMOS CMOS de Alta Velocidade

HCT High Speed CMOS with TTL inputs CMOS de Alta Velocidade com entradas TTL

AC Advanced CMOS CMOS de Alta Velocidade-versão avançada

ACT Advanced CMOS com TTL inputs CMOS com entradas TTL - versão avançada

BCT BiCMOS Technology Tecnologia BiCMOS (Bipolar/CMOS)

ABT Advanced BiCMOS Technology Tecnologia BiCMOS Avançada

LVT Low Voltage Technology Tecnologia de Baixa Tensão


Parâmetros CMOS TTL

4000B 74HC 74HCT 74 74LS 74AS 74ALS

VIH(min) 3,5V 3,5V 2,0V 2,0V 2,0V 2,0V 2,0V

VIL(máx) 1,5V 1,0V 0,8V 0,8V 0,8V 0,8V 0,8V

VOH(min) 4,95V 4,9V 4,9V 2,4V 2,7V 2,7V 2,7V

VOL(máx) 0,05V 0,1V 0,1V 0,4V 0,5V 0,5V 0,4V

Alimentação de 5V

IIH(máx) 1uA 1uA 1uA 40uA 20uA 200uA 20uA

IIL(máx) 1uA 1uA 1uA 1,6mA 0,4mA 2mA 100uA

IOH(máx) 0,4mA 4mA 4mA 0,4mA 0,4mA 2mA 400uA

IOL(máx) 0,4mA 4mA 4mA 16mA 8mA 20mA 8mA

FAMÍLIAS CMOSxTTL (Exemplos):


Familia BiCMOS:

BiCMOS combina as vantagens das tecnologias Bipolar

(Alta velocidade) e CMOS (Baixo Consumo). Esta tecnologia de alto

desempenho tem uma maior facilidade de projeto, uma vez que a

minimização dos problemas de ruído intrínseco, ruídos de

chaveamento e consumo em altas freqüências, juntamente com

outras características desta tecnologia híbrida, reduz os esforços de

projeto.

Algumas das vantagens desta tecnologia são: alta

velocidade; consumo reduzido tanto em operação dinâmica quanto

estática; saídas bipolares que provêem 48-64 mA; ruído de

chaveamento menor; saída puramente bipolar e estágios de entrada e

funcional usam tecnologia CMOS.


Aplicações básicas para as diversas famílias:

BICMOS BIPOLAR-COMPLEMENTARY METAL OXIDE SEMICONDUCTOR

ABT ALTA VELOCIDADE, ALTAS CORRENTES DE SAÍDA, BAIXO RUÍDO

LVTALTA VELOCIDADE E ALTAS CORRENTES DE SAÍDA PARA

APLICAÇÕES DE 3,3 VOLTS.

CMOS COMPLEMENTARY METAL OXIDE SEMICONDUCTOR

LCXALTA VELOCIDADE POSSIBILITANDO INTEROPERACIONALIDADE

ENTRE SISTEMAS DE 5 E 3,3V COM SAÍDAS TOLERANTES A 5 V

LVX TRANSLAÇÃO DE DE NÍVEIS DE TENSÃO (5/3,3)

LVQ IDEAL PARA APLICAÇÕES EXCLUSIVAMENTE DE 3,3V.

ACPROPÓSITOS GERAIS (VERSÃO MILITAR DISPONÍVEL COM ALTA

RESISTÊNCIA À RADIAÇÃO)

ACQ PROJETADA PARA APLICAÇÕES SENSÍVEIS A RUÍDOS

ACT IDEM AC

ACTQ IDEM ACQ

VHCSUBSTITUTA DA HCMOS. ALÉM DE TER BAIXA POTÊNCIA, BAIXO

RUÍDO E BAIXA CORRENTE DE SAÍDA, É MAIS VELOZ.

VHCT IDEM VHC


BICMOS BIPOLAR-COMPLEMENTARY METAL OXIDE SEMICONDUCTOR

HC SUBSTITUÍDA PELAS VHC/VHCT, VELOCIDADE MODERADA.

HCT IDEM HC

74C INDICADA PARA TENSÕES ALTAS (NÍVEL CMOS) E ALTOS RUIDOS.

CD4K ALTAS VOLTAGENS E ALTOS RUÍDOS. CMOS PADRÃO.

BIPOLAR TECNOLOGIA BIPOLAR

FASTR A MAIS RÁPIDA COM TECNOLOGIA TTL. MELHORADA DA FAST.

FAST MELHOR RAZÃO VELOC./CONS. DENTRE TTL-SCHOTTKY.

AS TECN. TTL DE ALTA VELOCIDADE E ALTAS CORRENTES DE SAÍDA.

ALSBAIXO RUÍDO DE SAÍDA E O MENOR CONSUMO DENTRE AS SUB-

FAMÍLIAS AVANÇADAS TTL.

LS SUPORTE EM EXTINÇÃO.

S IDEM LS, MAS NÃO RECOMENDADA PARA NOVOS PROJETOS.

N (TTL) IDEM LS, MAS NÃO RECOMENDADA PARA NOVOS PROJETOS.

FAMÍLIAS DE CIRCUITOS LÓGICOS

Documents

Transcript of FAMÍLIAS DE CIRCUITOS LÓGICOS