ELETRÔNICA DIGITAL II

AUTOR: ENG. ANTONIO CARLOS LEMOS JÚNIOR 52wz1h@bol.com.br

UBERABA – MG2º SEMESTRE – 2008

CONTEÚDO PROGRAMADO:

1 – Flip-Flop J-K

2 – Flip-Flop D

3 – Latch D

4 – Entradas assíncronas

5 – Características de temporização

6 – Circuitos integrados Flip-Flop

7 – Contadores: Assíncronos crescentes, decrescentes

8 – Atrasos de propagação

9 – Exercícios

1 ― FLIP-FLOP – JK

A operação do flip-flop J-K é semelhante à do flip-flop R-S. A diferença é que o flip-flop J-K não possui a condição proibida, ou seja, J = K = 1. Nessa situação, a saída será complementada (valor anterior será complementado)

1 ― FLIP-FLOP – JK

Circuito de detecção de transição. Utilizado tanto para transição de subida quanto para transição de descida.

1 ― FLIP-FLOP – JK

Detector de transição:

2 ― FLIP-FLOP – D

No flip-flop tipo D a informação que encontra-se no pino D é transmitida para a saída quando ocorrer uma transição de subida

2 ― FLIP-FLOP – D

O flip-flop tipo D consiste em um flip-flop tipo R-S na qual é colocada antes da entrada R uma porta do tipo “not”

3 ― Latch – D

No latch tipo D a informação que encontra-se no pino D é transmitida para a saída somente quando a entra EN (enable) estiver em nível lógico alto.

3 ― Latch – D

O latch tipo D consiste de um flip-flop R-S na qual antes de suas entradas são colocadas duas portas AND as quais farão a função de chaves eletrônicas.

4 ― Entradas assíncronas

Todas as entradas vistas até agora são chamadas de entradas síncronas, pois dependem do sinal de clock.

Em muitos flip-flops existem entradas denominadas de entradas assíncronas uma vez que não dependem do sinal de clock.

As entradas assíncronas podem ser acionadas a qualquer momento.

4 ― Entradas assíncronas

Para a operação normal do flip-flop, as entradas /PRESET e /CLEAR devem estar em nível lógico “1”. A qualquer momento pode-se fazer a saída Q ser “1” ou ser “0” bastando apenas o acionamento das entradas assíncronas.

5 ― Características de Temporização dos Flip-Flops

● Tempos de Setup e Hold – Correspondem aos intervalos de tempo que a entrada dever permanecer estável antes e depois da transição do clock.

● Atrasos de Propagação – Na mudança de estado da saída, sempre haverá um atraso entre a aplicação de um sinal na entrada e o momento que a saída muda.

5 ― Características de Temporização dos Flip-Flops

● Freqüência Máxima de Clock, fMAX

– Esta é a freqüência mais alta que pode ser aplicada no flip-flop de modo a dispará-lo confiavelmente.

● Tempos de Duração do Clock em ALTO e BAIXO – O tempo de duração do clock em nível ALTO, t

w(H) e o

tempo de duração em nível BAIXO, tw(L) são mostrado

abaixo:

5 ― Características de Temporização dos Flip-Flops

●Tempos de Transição do clock – Para garantir o funcionamento correto do flip-flop, o tempo transição do clock deve ser o menor possível. Para dispositivos TTL esse tempo é ≤ 50 ns e para dispositivos CMOS, ≤ 200 ns

6 ― Circuitos integrados de Flip-Flop

● 7474 – Duplo flip-flop D disparada por borda (TTL)● 74LS112 – Duplo flip-flop J-K disparado pela borda (TTL)● 74C74 – Duplo flip-flop D disparado pela borda (CMOS)● 74HC112 – Duplo flip-flop J-K disparado pela borda (CMOS)

7 ― Contadores

● Os flip-flops podem se utilizados em circuitos

contadores, registradores e outros circuitos.

● Os contadores podem ser assíncronos e síncronos

● Os registradores são arranjos de flip-flops com objetivo

de armazenar, manipular e transferir dados.

7 ― Contadores Assíncronos

● Também conhecidos como contadores por “ripple

counter”:

7 ― Contadores Assíncronos

● Contagem:

7 ― Contadores Assíncronos – Módulo do contador

● No circuito anterior a contagem é feita de 0 até 15.

● Dizemos então que o módulo deste contador é 16.

● Contagem de ( 0000 até 1111 )

● Podemos chegar a este número através 2N onde N é o

número de flip flops

7 ― Contadores Assíncronos – Divisores de freqüência

● Nos contadores assíncronos, a freqüência é dividida por

2 em cada flip-flop, ou seja: na saída A teremos Clock / 2,

na saída B teremos Clock / 4, na saída C teremos Clock /

8 e na saída D teremos Clock / 16 circuito anterior a

contagem é feita de 0 até 15.

● Concluindo a freqüência de clock será dividida pelo

módulo desse contador.

7 ― Contadores Assíncronos – Módulo < 2N

7 ― Contadores Assíncronos – Módulo < 2N

● O circuito anterior é um contador de módulo 6. Isto é

conseguido utilizando-se a lógica de RESET através da

porta lógica NAND:

7 ― Contadores – Diagrama de Transição

● Linhas contínuas correspondem aos estados estáveis e

as linhas tracejadas indicam o estado temporário.

7 ― Contadores – Contadores de Década

● Contadores de década ou decádicos são contadores

que possuem 10 estados distintos, não importando a

seqüência. Quando um contador decádico conta em

seqüência de 0000 a 1001 (0 a 9), ele é chamado de

contador BCD

7 ― Contadores – Circuitos integrados Assíncronos

● Existem vários circuitos integrados de contadores

assíncronos, tanto TTL como CMOS

● TTL 74LS293 é um contador com quatro flip-flops J-K.

● CMOS 74HC4024 é um contador com sete flip-flops que

não possui correspondente TTL

7 ― Contador Assíncrono Decrescente

● Os contadores que contam progressivamente são denominados contadores crescentes.● Os contadores que contam regressivamente são denominados contadores decrescentes.

7 ― Contador Assíncrono Decrescente

● Contagem:

7 ― Contador Assíncrono Decrescente

● Diagrama de transição:

8 ― Atrasos de Propagação de Contadores Assíncronos

● Cada flip-flop de um contador assíncrono é disparado pela saída de um flip-flop anterior. Essa característica traz uma dasvantagem: o tempo de atraso de propagação.

8 ― Atrasos de Propagação de Contadores Assíncronos

● Ao passar por um flip-flop, o sinal de clock sofre um atraso de propagação t

PD e eses efeito é somado até o

último flip-flop, gerando um atraso total de NxtPD

, onde N é o número de flip-flops.

● Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de clock usado, ou seja:

TClock ≥ N x tPD● Ou ainda, em termos de freqüência máxima:

f max=١

N x t PD

9 ― EXERCÍCIOS

1) O contador começa no estado 0000, e então pulsos de clock são aplicados. Algum tempo depois, os pulsos de clock são removidos, e os FF do contador apresentam 0011. Quantos pulsos de clock ocorreram.

2) Um contador é necessário para contar o número de itens que passam sobre uma esteira de transporte. Uma combinação de uma fonte de luz com uma fotocélula é usada para gerar um único pulso cada vez que um item cruza a trajetória do feixe. O contador deve ser capaz de contar mil itens. Quantos FF serão necessários?

9 ― EXERCÍCIOS

3) O primeiro passo para a construção de um relógio digital é acionar um circuito é acionar um circuito schmitt-trigguer conformador de pulsos para produzir uma onda quadrada . A onda quadrada de 60 Hz é levada para um contador de módulo 60, que é usado para dividir a freqüência de 60 Hz exatamente por 60, para produzir uma forma de onda de 1 Hz. Essa forma de onda de 1 Hz é levada para uma série de contadores, que, então, contam os segundos, minutos, horas e assim por diante. Quantos Ffs são necessários para o contador de módulo 60?

4) Verdadeiro ou falso: Em um contador assíncrono, todos os Ffs trocam de estado ao mesmo tempo. Justifique

5) Qual seria o módulo do contador se três Ffs fossem acionados?

9 ― EXERCÍCIOS

6) Construa um contador assíncrono crescente de módulo 8.

7) Construa um contador assíncrono crescente de módulo 7. Faça seus gráficos

8) Construa um contador de módulo 10 que contará de 0000 (zero) até 1001 (9 decimal). Faça os gráficos

9) Construa um contador assíncrono decrescente de módulo 8.

10) Construa um contador assíncrono decrescente de módulo 7. Faça seus gráficos

11) Construa um contador de módulo 10 que contará de 1111 (15 decimal) até 0110 (6 decimal). Faça os gráficos

9 ― EXERCÍCIOS

12) Um flip-flop binário assíncrono de 4 bits é construído usando o flip-flop J-K 74LS112. O t

PLH = 16 ns e t

PHL = 24 ns

como sendo atrasos de propagação do CLK para o Q. Calcule a freqüência máxima.

13) Se o flip-flop binário assíncrono for de 6 bits qual será a nova freqüência máxima?

14) Qual deve ser a diferença entre as seqüências de contagem de um contador crescente e de um contador decrescente?

15) Descreva como um circuito de contador assíncrono decrescente difere de um circuito contador crescente

9 ― EXERCÍCIOS

16) Explique por que o limite máximo de freqüência dos contadores assíncronos diminui conforme mais FFs são adicionados ao contador.

17) Um determinado flip-flop J-K tem tpd = 12 ns. Qual é o maior módulo que pode ser obtido construindo-se um contador a partir desses FFs que opere até 10 MHz?

BIBLIOGRAFIA:

TOCCI, R. J; WIDMER, N.S. Sistemas Digitais, princípios e aplicações, 10ª Edição, São Paulo: Prentice Hall, 2007.

IDOETA, I. V; CAPUANO, F. G. Elementos de Eletrônica Digital, 34ª Edição, São Paulo: Érica, 2002.

LOURENÇO, A. C. et al. Circuitos Digitais, 6ª Edição, São Paulo: Érica, 2002.