Arquitectura de Computadores II Paulo Marques Departamento de Eng. Informática Universidade de...
17
Arquitectura de Computadores II Paulo Marques Departamento de Eng. Informática Universidade de Coimbra [email protected] 2004/200 5 8. BUS e Armazenamento 8.1. Bus
Transcript of Arquitectura de Computadores II Paulo Marques Departamento de Eng. Informática Universidade de...
Arquitectura de Computadores II
Paulo MarquesDepartamento de Eng. InformáticaUniversidade de [email protected]
2004
/200
5
8. BUS e Armazenamento8.1. Bus
2
Intel’s Chipset 850
MCH = Memory Controller HUBICH = I/O Controller HUB
3
Existem diversos Buses e Controladores num sistema...
4
Transacção num BUS
5
Decisões no desenho de um BUS
Option High Performance Low Cost
Bus widthseparate address and data lines
multiplex address and data lines
Data width wider is faster narrower is cheaper
Transfer sizemultiple data words have less bus overhead
single word transfer is simpler
Bus mastersmultiple (requires arbitration)
single master (no arbitration)
Split transactionYes - separate request and reply packets allow higher bandwidth
No - continuous connection is cheaper and has low latency
Clocking synchronous asynchronous
6
Exemplo de dois I/O buses
7
Evolução dos barramentos de sistema
8
PCI e PCI Express Slots (x1)
9
PCI Express (Multiple Lanes – x16)
Arquitectura de Computadores II
Paulo MarquesDepartamento de Eng. InformáticaUniversidade de [email protected]
2004
/200
5
8. BUS e Armazenamento8.2. Armazenamento
11
Discos
12
Mercado Desktop – Actualmente... dois standards
PATA =Parallel ATA
SATA =Serial ATA
ATA = AT Attachment ATAPI = ATA Packet Interface
13
Transferências de Dados
O processador tem, de alguma forma, conseguir ordenar as transferências de dados entre os discos e a memória
Os comandos ATA representam a especificação dessas ordens de transferência e controlo
Modos de transferência: Transferência programada (Modos PIO):
o CPU está directamente envolvido nas transferências Transferência directa para memória (Modos DMA e
UltraDMA):as transferências de dados são geridas por um controlador especial
14
Especificações ATA/ATAPI
16bits dados + 16 bits controlo
Cabo de 40/80 condutores
BW máxima = 133MB/s
Modos PIO Relógio (ns) BW (MB/s) Especificação
0 600 3.3 ATA-11 383 5.2 ATA-12 240 8.3 ATA-13 180 11.1 ATA-24 120 16.7 ATA-2
Modos DMA (multiword)
Relógio (ns) BW (MB/s) Especificação
0 480 5.2 ATA-11 150 13.3 ATA-22 120 16.7 ATA-2
Modos UltraDMA
Relógio (ns) BW (MB/s) Especificação
0 240 16.7 ATA/ATAPI-41 160 25.0 ATA/ATAPI-42 120 33.3 ATA/ATAPI-43 90 44.4 ATA/ATAPI-54 60 66.7 ATA/ATAPI-55 40 100.0 ATA/ATAPI-66 30 133.3 ATA/ATAPI-7
15
SATA = Serial ATA
Em vez de utilizar um conjunto de condutores paralelos, os comandos e dados são enviados e recebidos em série.
Utiliza o mesmo conjunto de comandos (ATA)
Largura-de-Banda: 150 MB/s (inicial) Ligação ponto-a-ponto, série (2 pares de cobre) Tensão de funcionamento mais baixa ( 0.6V) Connectores simples (7 pinos) Plug-and-plag (s/ jumpers, configurações
master/slave) Hot-Swapable
16
Material para ler
Computer Architecture: A Quantitative Approach, 3rd Ed. Secções 7.1, 7.2 (discos) e 7.3
R. Monteiro et. al., “Tecnologia dos Equipamentos Informáticos”, FCA Editora de Informática, Março 2004 Secção 2.3.3.1 (IDE/PATA e SATA) Secção 2.3.2.6 (PCI)
17
Algumas coisas que não discutimos...
Hypertransport Norma para interligação de dispositivos rápidos que está a
ser suportada por toda a gente excepto a Intel (AMD, nVIDIA, Apple, Cisco, Sun, Transmeta, Broadcom, etc.)
Bus point-to-point, transmissão série BW = até 22.4GB/s (até 10x mais rápido do que PCI
Express)
SCSI e SAS (Serial Attached SCSI) SCSI Equivalente ao IDE para servidores SAS Equivalente ao SATA para servidores
RAID Redundant Array of Inexpensive Discs Robustez e performance pela junção de vários discos Já estudado na cadeira de Sistemas Operativos
