AOCO

Arquitetura e Organização de Computadores

Exercícios

António José Araújo

João Canas Ferreira

Raul Moreira Vidal

Mestrado Integrado em Engenharia Informática e Computação

Setembro de 2015

Conteúdo

1 Aritmética binária 11.1 Exercícios resolvidos . . . . . . . 11.2 Exercícios propostos . . . . . . . 7

2 Vírgula flutuante 102.1 Exercícios resolvidos . . . . . . . 102.2 Exercícios propostos . . . . . . . 16

3 Circuitos combinatórios 183.1 Exercícios resolvidos . . . . . . . 183.2 Exercícios propostos . . . . . . . 26

4 Circuitos sequenciais 324.1 Exercícios resolvidos . . . . . . . 324.2 Exercícios propostos . . . . . . . 39

5 Desempenho 445.1 Exercícios resolvidos . . . . . . . 445.2 Exercícios propostos . . . . . . . 49

6 Linguagem assembly 536.1 Sumário das instruções MIPS-32 53

6.2 Exercícios resolvidos . . . . . . . 546.3 Exercícios propostos . . . . . . . 63

7 Organização do processador MIPS 677.1 Exercícios resolvidos . . . . . . . 677.2 Exercícios propostos . . . . . . . 72

8 Memória Cache 758.1 Exercícios resolvidos . . . . . . . 758.2 Exercícios propostos . . . . . . . 77

9 Soluções dos exercícios propostos 819.1 Aritmética binária . . . . . . . . 819.2 Vírgula flutuante . . . . . . . . . 839.3 Circuitos combinatórios . . . . . 849.4 Circuitos sequenciais . . . . . . . 899.5 Desempenho . . . . . . . . . . . . 919.6 Linguagem assembly . . . . . . . 939.7 Organização do processador MIPS 979.8 Memória Cache . . . . . . . . . . 98

Esta coletânea reúne exercícios resolvidos e propostos sobre a matéria lecionada em 2014/15 naunidade curricular de Arquitetura e Organização de Computadores do 1o ano do Mestrado Inte-grado em Engenharia Informática e Computação da Faculdade de Engenharia da Universidadedo Porto.

1 Aritmética binária

1.1 Exercícios resolvidos

Exercício 1Realizar as conversões de base indicadas.

7210 =?2 =?16a) 25910 =?2 =?16b) 11102 =?10 =?16c)

100000,112 =?10 =?16d) 1BEEF16 =?2e)

a) A conversão de decimal para qualquer base de representação pode ser feita por divisõessucessivas pela base pretendida ou realizando a decomposição do número em potências dessabase. Optando por este segundo processo, resulta

7210 = 64 + 8 = 26 + 23 = 1× 26 + 0× 25 + 0× 24 + 1× 23 + 0× 22 + 0× 21 + 0× 20

= 10010002

Relativamente à conversão para hexadecimal, a forma mais simples de a realizar consiste emconsiderar a representação binária e formar grupos de 4 bits, da direita para a esquerda, edepois fazer a correspondência entre cada um desses grupos e o respetivo símbolo hexadeci-mal.

100 1000 = 48H4 8

Nota: O índice ’H’, tal como ’16’, indica uma representação em hexadecimal.

b)25910 = 256 + 2 + 1 = 28 + 21 + 20 = 1000000112

1000000112 = 1 0000 0011 = 103H1 0 3

c)11102 = 23 + 22 + 21 = 1410

1110 = EH

E

Arquitetura e Organização de Computadores Pág. 1 de 100

Aritmética binária — Exercícios resolvidos

d)100000,112 = 25 + 2−1 + 2−2 = 32,7510

Como se trata de um número fracionário, na conversão de binário para hexadecimal, osgrupos de 4 bits formam-se a partir da vírgula.

100000,112 = 10 0000, 1100 = 20,CH

2 0 C

e)1BEEFH = 1 B E E F = 110111110111011112

0001 1011 1110 1110 1111

Exercício 2Efetue as seguintes operações aritméticas binárias, considerando os operandos representa-dos como números sem sinal, isto é, números positivos.

101110 + 100101a) 1110010− 1101101b)

1001011× 11001c) 1101000÷ 100d)

As regras de cálculo são idênticas às regras usadas em base 10.

a)101110

+1001011010011

b)01 0

11�1�00�10−1101101

101

c)1001011× 110011001011

1001011+100101111101010011

d) Nesta divisão ocorre uma situação particular: o divisor é uma potência de 2 (1002 = 22 = 4).Nestas circunstâncias, o quociente pode ser obtido deslocando os bits do dividendo n posiçõespara a direita, o que corresponde a subtrair n ao expoente de cada potência de base 2 dadecomposição do dividendo. Neste exercício n = 2, pelo que, 1101000÷ 100 = 110102.



Exercício 3Represente os seguintes números decimais em sinal e grandeza e em complemento para 2com 6 bits.

+12a) −12b) −1c) +32d)

a) 12 = 8 + 4 = 11002

• Sinal e grandeza: sendo o número positivo, o bit de sinal é 0; a grandeza, escrita em 5bits, é 01100. Assim, 12 = 0011002.

• Complemento para 2: a representação de um número positivo em complemento para2 é a mesma do número sem sinal (binário puro), respeitando porém a largura derepresentação. Portanto, 12 = 0011002.

b) A grandeza de −12 é 12 = 11002.

• Sinal e grandeza: sendo o número negativo, o bit de sinal é 1; a grandeza é codificadacom 5 bits, 01100. Assim, −12 = 1011002.

• Complemento para 2:A representação de um número negativo em complemento para 2 pode ser obtida apartir da representação binária do simétrico do número. Para tal, copiam-se todos osbits da direita para a esquerda até encontrar o primeiro 1, que ainda é copiado, e apartir daí complementam-se os restantes bits. Embora existam outros processos, este éum processo expedito.Assim, partindo de 12 = 0011002 obtém-se −12 = 1101002.

c) • Sinal e grandeza: −1 = 1000012.

• Complemento para 2: tendo em consideração o que foi descrito na alínea anterior,1 = 0000012, pelo que −1 = 1111112.

d) O número em causa é 32 = 25 = 1000002.

• Sinal e grandeza: a grandeza de 32 não se consegue codificar com apenas 5 bits, peloque o valor 32 não é representável no formato pretendido.

• Complemento para 2: o valor 32 também não é representável com 6 bits; é um númeropositivo e no entanto 1000002 representa um número negativo (MSB=1).

Com 6 bits, o maior número representável é 26−1 − 1 = 31.



Exercício 4Considere a representação binária dos valores C116 e A716 com 8 bits.

a) Indique o valor decimal correspondente, admitindo que são interpretadas como núme-ros:

positivos;i) em sinal e grandeza;ii)

em complemento para dois.iii)

b) Indique a gama de valores representáveis considerando a forma complemento para 2.

c) Admitindo que a referida representação se encontra em complemento para dois, efetuea sua adição em binário e comente o resultado.

a) C116 = 110000012 e A716 = 101001112

i)110000012 = 27 + 26 + 20 = 128 + 64 + 1 = 193

101001112 = 27 + 25 + 22 + 21 + 20 = 128 + 32 + 4 + 2 + 1 = 167

ii)1 1000001 = −65− 26 + 20

1 0100111 = −39− 25 + 7

iii) Os valores são ambos negativos.

110000012compl. 2−→ 001111112 = 63

Este é o valor simétrico do número a identificar. Logo, 110000012 interpretado emcomplemento para 2, resulta no decimal −63.

101001112compl. 2−→ 010110012 = 89

Da mesma forma, 101001112 interpretado em complemento para 2, resulta no decimal−89.

b) Com 8 bits conseguem escrever-se 28 = 256 números. Considerando que metade são númerosnegativos e a outra metade corresponde a números positivos, incluindo o 0, resulta o seguinteintervalo de representação: [−128;+127]. Ao contrário do que sucede em sinal e grandeza, o0 só tem uma representação.

De forma mais genérica, em complemento para 2, a gama de representação correspondentea n bits é:

[−2n−1; +2n−1 − 1]



c) A soma faz como para números sem sinal, ignorando o transporte a partir do bit maissignificativo.

11000001+10100111

�101101000

O resultado encontrado (011010002) está incorreto, porque a adição de dois números negati-vos não pode resultar num número positivo. Ocorre portanto, overflow.Pode confirmar-se esta conclusão em decimal: (−63) + (−89) < −128, isto é, a soma não érepresentável com 8 bits.

Exercício 5Admitindo que A = 110012 e B = 111012 se encontram representados em complementopara 2 com 5 bits, calcule A+B e indique, justificando, se ocorre overflow.

Efetuando os cálculos:11001

+11101

�110110

Como se trata de uma adição em complemento para 2, o carry que ocorreu ao somar os bitsmais significativos deve ignorar-se. A ocorrência deste carry não deve ser interpretada comoocorrência de overflow. Logo, A+B = 10110.

O resultado encontrado é válido no formato especificado, pois não ocorre overflow, porque daadição de dois números negativosresultou um número negativo.

Exercício 6Considere dois números binários com 6 bits, M = 1011002 e N = 1100102. M estárepresentado em sinal e grandeza e N está representado em complemento para 2.

a) Escreva M em formato hexadecimal e N em formato decimal.

b) Indique, justificando, qual dos números tem maior grandeza.

c) Mostre que em complemento para 2 a operação M +N não produz overflow.

a) A conversão para hexadecimal é direta:

M = 10 1100 = 2CH

2 C

Como N está em complemento para 2 e é negativo, −N = 001110 = 14, pelo que N = −14.

b) Como M está definido em sinal e grandeza e são usados 6 bits, a grandeza é dada pelos 5bits menos significativos.

|M | = 01100 (= 1210)

Quanto a N , conclui-se da alínea anterior que

|N | = −N = 01110 (= 1410)

Conclusão: N é o número que possui maior grandeza.



c) O número M está definido em sinal e grandeza e é negativo, pelo que deve ser representadoem complemento para 2 antes de ser operado.

−M = 001100compl. 2−→ M = 110100

N já se encontra em complemento para 2, pelo que se pode então calcular M +N :

110100+110010

�1100110

Não há overflow, pois os operandos são negativos e o resultado encontrado também é negativo.

Exercício 7Os valores X = 101111002 e Y = 101001102 estão representados com 8 bits. Determineo menor número de bits necessário para representar corretamente X + Y , supondo que osoperandos estão representados em:

sinal e grandeza;a) complemento para 2.b)

a) Representação em sinal e grandeza:

X = 1 0111100 e Y = 1 0100110

S G S G

Para calcular X + Y é necessário somar as grandezas de X e Y , operação esta realizada em7 bits.

0111100+01001101100010

A grandeza resultante é representável em 7 bits. Como tal, e tendo em consideração o bit desinal, o menor número de bits necessário para a representação de X +Y em sinal e grandezaé 8.

b) Representação em complemento para 2:

X+Y: 10111100+10100110

�101100010

Estão a somar-se dois números com o mesmo sinal (negativos), mas o resultado alcançadocom 8 bits apresenta sinal diferente (positivo). Quer isto dizer que ocorre overflow ao rea-lizar a operação com 8 bits. Portanto, para que X + Y seja corretamente representado emcomplemento para 2, o número mínimo de bits a considerar deverá ser 9.


Aritmética binária — Exercícios propostos

Exercício 8Considere a representação em complemento para 2 dos valores X e Y indicada:

X = 1100102 e Y = 1010112

a) Determine o valor decimal de X e Y .

b) Calcule X − Y e X + Y . Comente os resultados.

a) X e Y são negativos, pelo que podem obter-se os números simétricos calculando o comple-mento para 2:

−X = 0011102 = 23 + 22 + 21 = 14

−Y = 0101012 = 24 + 22 + 20 = 21

Logo, X = −14 e Y = −21.

b) A diferença pode ser calculada pela adição do simétrico:

X − Y = X + (−Y ) : 110010+010101

�1000111

Não ocorre overflow, porque os operandos têm sinais opostos. O resultado é por isso correto.

X + Y : 110010+101011

�1011101

Ocorre overflow, porque os operandos têm o mesmo sinal e o resultado tem sinal oposto. Poreste motivo, o resultado é errado, pois não é representável com os 6 bits considerados.

1.2 Exercícios propostos

Exercício 9Em cada alínea, considere o número dado e represente-o nos sistemas de numeração indicados.

25610 =?2 =?16a) 204710 =?2 =?16b) 24,2510 =?2 =?16c)

4,210 =?2 =?16d) 100002 =?10 =?16e) 100,0012 =?10 =?16f)

1E16 =?2 =?10g) ABCD16 =?10 =?2h) AB,C16 =?10 =?2i)

111010 =?16j)



Exercício 10Efetue as seguintes operações aritméticas binárias, considerando os operandos representadoscomo números sem sinal, isto é, números positivos.

110101 + 11001a) 101,01 + 100,111b) 101110− 100101c)

1000010− 101101d) 11011101− 1100011e) 11011101− 11000,11f)

1011× 100g)

Exercício 11Considere os números decimais +3, +2 e −3. Nas alíneas seguintes admita a representação emsinal e grandeza com 4 bits.

a) Escreva os números em binário.

b) Calcule 3 + 2 e 2 + (−3).

c) Calcule 3 + 14 e comente o resultado.

Exercício 12Enumere os valores decimais que se podem representar com 4 bits usando as representações emsinal e grandeza e em complemento para 2. Em ambos os casos, indique a gama de representaçãona forma de um intervalo, relacionando os valores extremos (maior positivo e menor negativo)com o número de bits.

Exercício 13Recorrendo a 8 bits, represente em sinal e grandeza e em complemento para 2, os seguintesnúmeros decimais:

18a) 49b) −49c)

−3d) −100e) 115f)

−127g) −128h)

Exercício 14Considere os números M = 3316 e N = 3310 representados por 8 bits.

a) Calcule M +N em binário, supondo que M e N são números sem sinal.

b) Admitindo que os valores estão representados em complemento para 2, diga se ocorre overflowao calcular N −M .

Exercício 15Admitindo que P e Q representam dois números binários em complemento para dois, com 8 bits,efetue a sua adição binária e interprete o resultado.

P = DEH e Q = A3Ha) P = 8CH e Q = D3Hb) P = 8CH e Q = 74Hc)



Exercício 16Considere os seguintes números binários: X = 11100011 e Y = 01001000.

a) Indique o valor decimal de X e Y , para os casos de representação sem sinal e representaçãoem complemento para 2.

b) Calcule X + Y para ambas as representações de 8 bits e comente os resultados obtidos.

Exercício 17Considere os números P = 11110102 e Q = 01000102 com 7 bits.

a) Escreva P em hexadecimal e Q em decimal.

b) Calcule P +Q e comente o resultado considerando que P e Q representam números:

sem sinal;i) em complemento para 2.ii)

Exercício 18Considere os números M = 4AH e N = A4H representados em complemento para 2 com 8 bits.

a) Escreva M em binário.

b) Determine o valor decimal de N .

c) Calcule M −N e N −M , justificando se ocorre overflow.

Exercício 19Considere os números S = 110010002 e T = 000100012 representados em complemento para 2com 8 bits.

a) Determine o valor decimal de S e T .

b) Represente S e T em sinal e grandeza.

c) Calcule S + T em sinal e grandeza e comente o resultado encontrado.

Exercício 20Considere os números de 8 bits expressos, nas bases indicadas, por: X2 = 10111100, Y10 = 73 eZ16 = 9E.

a) Escreva Y em hexadecimal e Z em binário.

b) Calcule X + Z, considerando que os operandos X e Z estão em complemento para 2, ejustifique se ocorre overflow.

c) Calcule o maior número N , em complemento para 2 com 8 bits, que adicionado a X conduza uma soma negativa.


2 Vírgula flutuante


Exercício 1A representação dos números reais X e Y no formato de precisão simples da norma IEEE754 é a seguinte:

X: C3800000H Y : 001111111000000000000000000000002

a) Calcule o expoente real do número codificado em X.

b) Determine o sinal de X + Y .

c) Justifique a afirmação: Sendo X um número qualquer, X × Y = X.

a)X = C3800000H = 1 10000111 000000000000000000000002

EX = 135

O expoente real de X é:Ereal

X = 135− 127 = 8

b) Como EY = 127, EX > EY . Então |X| > |Y | e portanto,

SX+Y = SX = 1

ou seja, X + Y é um número negativo.

c) Como EY = 127, ErealY = 0.

Porque os 23 bits da mantissa de Y são nulos, MY = 1,0.

Então, conclui-se que Y = 1 e por isso, para qualquer X, tem-se X × Y = X.

Exercício 2Considere Y = 25,2510 e o número real X cuja representação em formato IEEE 754(precisão simples) é BF40000016.

a) Mostre a representação de Y no formato IEEE 754 (em binário).

b) Calcule X × Y , indicando claramente todos os passos efetuados.


Vírgula flutuante — Exercícios resolvidos

a) Pretende-se mostrar Y em binário no contexto da representação em vírgula flutuante comprecisão simples (32 bits).

Y = 25,2510 = 24 + 23 + 20 + 2−2 = 11001,012 = 1,1001012 × 24

• SY = 0

• EY = ErealY + 127 = 4 + 127 = 131 = 100000112

• MY = 1,1001012

Resulta então:Y = 010000011100101 00 · · · 0︸︷︷︸

17 0’s

b)X = BF40000016 = 1 01111110 100 · · · 02

SX EX fX

Então:

• SX×Y = 1

• EX×Y = EX + EY − 127 = (131 + 126)− 127 = 130 = 100000102

• MX×Y : (em binário)

1,1001010 · · · 0×1,1000000 · · · 00 0000000 · · · 0· · ·

11001010 · · · 011001010 · · · 0

10,01011110 · · · 0

A necessidade de normalizar a mantissa resultante leva ao incremento do expoente calculado:

MX×Y = 10,01011110 · · · 02 = 1,001011112 × 21

Assim, EX×Y = 13110 = 100000112, pelo que

X × Y = 11000001100101111 00 · · · 0︸︷︷︸15 0’s

Exercício 3Considere o número cuja representação em hexadecimal é C1200000H. Indique o valordecimal correspondente, se assumir que o número está representado:

a) como inteiro sem sinal;

b) em complemento para 2;

c) em vírgula flutuante com precisão simples.



a) A representação binária do número é:

C1200000H = 1100 0001 0010 0000 0000 0000 0000 00002

Interpretando este número como um inteiro sem sinal, o valor decimal correspondente édeterminado com base na posição que cada bit ocupa. Assim:

110000010010000000000000000000002 = 231 + 230 + 224 + 221

= 221 × (210 + 29 + 23 + 20)= 2× 210 × 210 × (1024 + 512 + 9)= 2097152× 1545= 324009984010

Nota: É admissível apresentar a solução na forma de uma soma de potências de 2.

b) C1200000H = 1100 0001 0010 0000 0000 0000 0000 00002

Interpretando este número dado em complemento para 2 e atendendo a que é um númeronegativo (MSB=1), o decimal correspondente pode ser determinado depois de obter o si-métrico correspondente. Este pode ser obtido por aplicação da regra prática que consisteem copiar todos os bits da direita para a esquerda até ser encontrado o primeiro 1 e depoiscomplementar os restantes. Assim:

110000010010000000000000000000002↓ ↓−01111101110000000000000000000002

= 229 + 228 + 227 + 226 + 225 + 223 + 222 + 221

= 105486745610

Portanto, C1200000H representa -105486745610 em complemento para 2.

c) Assumindo o formato de vírgula flutuante, a interpretação do padrão de bits é:022233031

1 10000010 01000000000000000000000

↓ ↓ ↓S = − E = 130 M = 1,01

Como o expoente está representado em excesso 127, o expoente real é 3. Então, o númerodecimal correspondente será:

−1,012 × 23 = −10102 = −1010



Exercício 4Sejam X e Y dois números reais, representados em vírgula flutuante com o formato deprecisão simples da norma IEEE 754 da seguinte forma:

X: 110000110000001100000000000000002Y : 110000110111110000000000000000002

a) Mostre que X é um número inteiro.

b) Calcule o número Z que verifica a condição X + Z = 0.

c) Mostre que o expoente real de X + Y é 8.

a)X = 1 10000110 000001100000000000000002

− EX = 134 MX = 1,0000011


X = 134− 127 = 7

Logo,X10 = −1,00000112 × 27 = −100000112 = −13110

b)X+ Z = 0 ⇔ Z = −X

Em termos de representação em vírgula flutuante

SZ = −SX

EZ = EX

MZ = MX

Logo,Z = 0100001100000011 00 · · · 02︸︷︷︸

16 0’s

c)Ereal

X+Y = ErealY ≡ Ereal

X = 7

Contudo, ao somar as mantissas, o resultado pode não estar normalizado:

MX : 1,0000011MY : +1,1111100

MX+Y 10,1111111 = 1,011111112 × 21

Logo, o expoente indicado inicialmente tem de ser incrementado, resultando

ErealX+Y = 8



Exercício 5Os números reais X, Y e Z estão representados no formato de precisão simples da normaIEEE 754.

a) Sendo X representado por 234567654328, indique o seu sinal.

b) Complete, com os bits em falta, os campos da seguinte igualdade:

Y = + ×23 = 001010 ... 0

1 bit 8 bits 23 bits

c) Qual é o número Z tal que o valor de Y ×Z é representado por 110000011001010 · · · 02?

a)X = 234567654328 = 1︸︷︷︸

↓

00111001︸︷︷︸EX

01110111110101100011010︸︷︷︸fX

−

X é negativo.

Note-se que a conversão de cada dígito octal origina 3 bits e por essa razão X2 devia possuir33 bits. Porém, a representação de X2 em vírgula flutuante é constituída por 32 bits, que noseu conjunto correspondem a X8, pois o dígito mais significativo (2) pode escrever-se como0102 ou 102.

b)Y > 0 ⇒ SY = 0Ereal

Y = 3 ⇒ EY = ErealY + 127 = 130 = 100000102

fY = 0,00101 ⇒ MY = 1,001012

Daqui resulta

Y = +1,001012 × 23 = 0 10000010 001010...0

1 bit 8 bits 23 bits

c)SY×Z = − ⇒ SZ = −SY = −EY×Z = EY + EZ − 127⇔ 131 = 130 + EZ − 127⇔ EZ = 128MY×Z ≡MY ⇒ MZ = 1,0

Logo,Z = 1 10000000 00...0

SZ EZ fZ



Exercício 6Nesta questão, todos os números reais estão representados em vírgula flutuante (formatode precisão simples da norma IEEE 754).

a) Determine o número X cuja representação é dada por010000100001110100000000000000002.

b) Considerando um segundo número Y em que os 23 bits da sua mantissa são nulos,calcule:

i) a mantissa de X × Y ;

ii) o expoente de Y , sabendo que o expoente resultante de X ×Y , representado nosseus 8 bits, é 100000002.

a)X = 0 10000100 00111010000000000000000

+ EX = 132 MX = 1,0011101


X = 132− 127 = 5

Logo,X10 = +1,00111012 × 25 = 100111,012 = 39,2510

b) i) Como os 23 bits da parte representável (parte fracionária) da mantissa são nulos,conclui-se que MY = 1,fY = 1,0. Assim,

MX×Y = MX ×MY = MX = 1,00111012

ii) O expoente do produto de dois números em vírgula flutuante é dado pela soma dosexpoentes dos operandos menos o excesso 127. O expoente assim calculado nem sempreconstitui o expoente definitivo do resultado, pois se o produto das mantissas não resultarnormalizado então o expoente deve ser ajustado de acordo com a normalização. Porém,neste exercício não acontece tal situação porque é dito que MY = 1,0.Assim,

EX×Y = EX + EY − 127

128 = 132 + EY − 127

EY = 123 (ErealY = −4)


Vírgula flutuante — Exercícios propostos


Exercício 7Considere que 110000011011000000000000000000002 é a representação de um número em vírgulaflutuante segundo a norma IEEE 754. Determine:

a mantissa do número;a) o expoente do número;b)

o valor decimal representado.c)

Exercício 8Represente em vírgula flutuante, no formato de precisão simples (32 bits) da norma IEEE 754,os seguintes números:

31,25a) −0,625b) 0c) 1026,5d)

Exercício 9Considere os números decimais A = 33 e B = −2,875.

a) Represente A e B em vírgula flutuante, no formato de 32 bits definido na norma IEEE 754.

b) Efetue as operações seguintes em vírgula flutuante no formato de 32 bits:

A+Bi) B −Aii) 3×Biii)

c) Represente o resultado das operações anteriores em decimal e verifique se corresponde aovalor esperado.

Exercício 10Dois números V1 e V2 estão representados em vírgula flutuante no formato de 32 bits. Os seusvalores, expressos em hexadecimal, são:

V1: 421D0000H V2: C0000000HCalcule:

−V2a) V1 + V2b) V2 − V1c) V1 × V2d)

Exercício 11Seja um número real X, cuja representação em vírgula flutuante (norma IEEE 754, com 32 bits)é 3F400000H. Considere também Y = 11,62510.

a) Apresente em binário a representação de Y no mesmo formato.

b) Calcule X + Y em vírgula flutuante, indicando claramente todos os passos efetuados.


Vírgula flutuante — Exercícios propostos

Exercício 12Considere a representação em vírgula flutuante, norma IEEE 754, com 32 bits. Sendo A umnúmero real, cuja representação nesse formato é 40400000H, e sendo B = −10,2510:

a) apresente a representação binária de B no mesmo formato.

b) calcule A−B em vírgula flutuante, indicando claramente todos os passos efetuados. No final,converta o resultado para decimal.

Exercício 13Considere que S e T representam dois números em vírgula flutuante no formato de precisãosimples definido pela norma IEEE 754:

S:110000010100000000000000000000002 T : 110000011011000000000000000000002

a) Indique a representação de S em hexadecimal.

b) Mostre como se realiza a adição de S e T , indicando claramente todos os passos efetuados.

Exercício 14No formato de precisão simples da norma IEEE 754, os números X e Y são representados por

X: C3800000H e Y : 001111111000000000000000000000002.Das afirmações seguintes indique a correta, fundamentando a sua escolha.

A. O expoente real de X é 8.B. X − Y é um número positivo.C. O expoente real de X é 8 e Y é um número negativo.D. X > Y .


3 Circuitos combinatórios


Exercício 1Simplifique algebricamente as seguintes funções booleanas usando teoremas da álgebra deBoole.

a) F (A,B,C) = A·B +A+B +A·C.

b) F (A,B,C) = (A+B + C)·(A+B + C)·(A+B + C)·(A+B + C).

c) F (X,Y, Z) = X +X ·Z +X ·Y .

d) G(X,Y, Z) = X ·Y ·Z +X ·Y ·Z +X ·Y ·Z.

e) F (A,B,C) = A·(B + C) +B ·C.

a) F (A,B,C) = A·B +A+B +A·C= A·B +A·B +A·C= A·(B +B) +A·C= A+A·C= A·(1 + C)= A

b) F (A,B,C) = (A+B + C)·(A+B + C)·(A+B + C)·(A+B + C)

=((A+B) + (C ·C)

)·((A+B) + (C ·C)

)= (A+B)·(A+B)

= (A+A)·B= B

c) F (X,Y, Z) = X +X ·Z +X ·Y= X ·(1 + Y ) +X ·Z= X +X ·Z= X + Z

d) G(X,Y, Z) = X ·Y ·Z +X ·Y ·Z +X ·Y ·Z= X ·Y (Z + Z) +X ·Y ·Z= Y ·(X +X ·Z)

= Y ·(X + Z)

= X ·Y + Y ·Z


Circuitos combinatórios — Exercícios resolvidos

e) F (A,B,C) = A·(B + C) +B ·C= A·(B + C) +B ·C= A·(B ·C) +B ·C ·(A+A)

= A·B ·C +A·B ·C +B ·C ·A+A·B ·C= A·(B ·C +B ·C) +B ·C ·(A+A)

= A+B ·C

Exercício 2Obtenha a tabela de verdade para cada uma das seguintes funções booleanas.

a) F (A,B,C) = (A+B)·(A+B + C)

b) F (X,Y, Z) = X ·Y +X ·Y ·Z

a) Se um termo soma é 0 então a função também é 0. Assim:

• se A=0 e B=1, então F=0;• se A=0 e B=0 e C=1, então F=0.

Desta forma identificam-se as combinações das variáveis, isto é, as linhas da tabela de verdadeonde F=0, tal como apresentado. Nas restantes situações F=1.

A B C F0 0 0 10 0 1 0 ←− A+B + C

0 1 0 0 ←− A+B

0 1 1 0 ←− A+B1 0 0 11 0 1 11 1 0 11 1 1 1

b) Se um termo produto é 1 então a função também é 1. Assim:

• se X=1 e Y=0, então F=1;• se X=0 e Y=1 e Z=0, então F=1.

Desta forma identificam-se as combinações das variáveis, isto é, as linhas da tabela de verdadeonde F=1, tal como apresentado. Nas restantes situações F=0.

X Y Z F0 0 0 00 0 1 00 1 0 1 ←− X ·Y ·Z0 1 1 01 0 0 1 ←− X ·Y1 0 1 1 ←− X ·Y1 1 0 01 1 1 0



Exercício 3Escreva uma expressão booleana para as funções lógicas representadas pelas tabelas deverdade indicadas.

x y f

0 0 10 1 01 0 01 1 1

a) x y z f

0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 11 0 1 11 1 0 01 1 1 0

b)

A partir da tabela de verdade de uma função booleana podem retirar-se expressões algébricasna forma de uma soma de produtos ou na forma de um produto de somas.

Para a expressão na forma de uma soma de produtos identificam-se as linhas da tabela deverdade onde a função é 1 e forma-se um termo produto tal que nessa combinação das variáveisda função o valor do produto seja 1 (igual ao valor da função). A expressão da função obtém-sepela soma de todos os termos produto nestas condições.

Para a expressão na forma de um produto de somas identificam-se as linhas da tabela deverdade onde a função é 0 e forma-se um termo soma tal que nessa combinação das variáveis dafunção o valor da soma seja 0 (igual ao valor da função). A expressão da função obtém-se peloproduto de todos os termos soma nestas condições.

A partir destas expressões podem obter-se outras equivalentes por simplificação baseada emteoremas da álgebra de Boole.

a) Optando pela forma soma de produtos e procedendo da forma descrita, os termos produtoque definem a função são os indicados.

x y f0 0 1 −→ x·y0 1 01 0 01 1 1 −→ x·y

Logo, f(x, y) = x·y + x·y.

b) Optando pela forma produto de somas e procedendo da forma descrita, os termos soma quedefinem a função são os indicados.



x y z g0 0 0 10 0 1 10 1 0 10 1 1 0 −→ x+ y + z1 0 0 11 0 1 11 1 0 0 −→ x+ y + z1 1 1 0 −→ x+ y + z

Logo, g(x, y, z) = (x+ y + z)·(x+ y + z)·(x+ y + z).

Exercício 4Considere a função booleana F (X,Y, Z) com

F (X,Y, Z) = X ·Y ·Z +X ·Y ·Z +X · Y ·Z +X ·Y ·Z +X ·Y ·Z +X ·Y ·Z

a) Simplifique a expressão de F (X,Y, Z).

b) Construa a tabela de verdade da função.

c) Indique a expressão de F (X,Y, Z) na forma de um produto de somas.

d) Obtenha um circuito lógico que realiza a função F (X,Y, Z), usando apenas portaslógicas do tipo NOR.

a) F (X,Y, Z) = X ·Y ·Z +X ·Y ·Z +X ·Y ·Z +X ·Y ·Z +X ·Y ·Z +X ·Y ·Z= X ·Y ·(Z + Z) +X ·Y ·Z +X ·Y ·(Z + Z) +X ·Y ·Z= X ·Y +X ·Y +X ·Y ·Z +X ·Y ·Z= Y +X ·Y ·Z +X ·Y ·Z= Y +X ·Z +X ·Z

b) Como a expressão de F está na forma de uma soma de produtos, cada termo produtoidentifica combinações das entradas X,Y, Z onde F = 1. Ao lado da tabela de verdadeindicam-se esses termos.

X Y Z F

0 0 0 1 ←− Y e X ·Z0 0 1 1 ←− Y

0 1 0 1 ←− X ·Z0 1 1 01 0 0 1 ←− Y

1 0 1 1 ←− Y e X ·Z1 1 0 01 1 1 1 ←− X ·Z

c) Na tabela de verdade identificam-se os termos soma para os quais F=0. São eles

X + Y + Z e X + Y + Z



resultandoF (X,Y, Z) = (X + Y + Z)·(X + Y + Z)

d) Considerando a expressão da função na forma de um produto de somas, pode obter-se umaexpressão equivalente apenas com somas lógicas negadas, cada uma das quais será realizadapor uma porta NOR no circuito lógico pretendido. A negação das variáveis pode tambémrealizar-se através de um NOR aplicando a variável a negar a ambas as entradas do NOR.

F (X,Y, Z) = (X + Y + Z)·(X + Y + Z) = X + Y + Z +X + Y + Z

O circuito resultante é:

F

X

Y

Z

Exercício 5O circuito da figura implementa uma função F (A,B,C).

F

1

C

A

B

a) Deduza uma expressão da função lógica realizada pelo circuito, indicando-a na formade um produto de somas.

b) Escreva F (A,B,C) como uma soma de produtos simplificada.

a) A expressão da função realizada pelo circuito lógico pode obter-se através das expressões queresultam da saída de cada porta lógica como funções das entradas do circuito.

F (A,B,C) = A·B ·(1⊕ C) +A·B= A·B ·C +A·B= A·B ·C ·A·B= (A+B + C)·(A+B)

b) F (A,B,C) = (A+B + C)·(A+B)

= A·A+A·B +A·B +B +A·C +B ·C= (A+A+ 1 + C)·B +A·C= B +A·C



Exercício 6Pretende-se projetar um circuito capaz de detetar se um número com 3 bits n2n1n0 apli-cado à sua entrada está compreendido entre 2 e 5 (inclusive). A saída do circuito é umafunção de 3 variáveis, G(n2, n1, n0), sendo G = 1 para os números nas condições indicadase G = 0 no caso contrário. Defina o comportamento do circuito que realiza G na formade uma tabela de verdade.

Para os números compreendidos entre 2 e 5, formados em binário por n2n1n0, G = 1. Paraos restantes G é 0. Assim resulta a tabela de verdade seguinte:

n2 n1 n0 G

0 0 0 00 0 1 00 1 0 10 1 1 11 0 0 11 0 1 11 1 0 01 1 1 0

Exercício 7A figura mostra um circuito, baseado num multiplexador de 8 para 1, que realiza umafunção F (W,X, Y, Z).

MUX8:1

D0

D1

D2

D3

D4

D5

D6

D7

S2

Y

Z

1

YW X

F

S1S0

0

a) Defina F (W,X, Y, Z) através de uma tabela de verdade.

b) Represente F (W,X, Y, Z) através de uma expressão algébrica.

a) As variáveis W , X e Y determinam a entrada do multiplexador que é selecionada. O valornela aplicado surge na saída do circuito. A tabela de verdade pretendida obtém-se conside-rando todas as combinações das variáveis e consequentes valores da função.



W X Y Z F

0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 11 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 01 1 1 0 11 1 1 1 1

b) Considere-se a forma soma de produtos nesta resolução. Embora não seja requerido noenunciado vai proceder-se à simplificação da expressão.

F = W ·X ·Y ·Z +W ·X ·Y ·Z +W ·X ·Y ·Z +W ·X ·Y ·Z +W ·X ·Y ·Z +W ·X ·Y ·Z= W ·X ·Y ·Z +W ·X ·Y ·Z +W ·X ·Z ·(Y + Y ) +W ·X ·Y ·(Z + Z)

= W ·X ·Y ·Z +W ·X ·Y ·Z +W ·X ·Z +W ·X ·Y= X ·(Z ·(W ·Y +W ) +W ·Y ·Z) +W ·X ·Y= X ·(Y ·Z +W ·Z +W ·Y ·Z) +W ·X ·Y= X ·Y ·Z +W ·X ·Z +W ·X ·Y ·Z +W ·X ·Y

Exercício 8Seja a função booleana S = (A+B + C) · (A+B + C).

a) Represente S através de uma tabela de verdade.

b) Realize a função S recorrendo ao multiplexador de 8 para 1 da figura.

MUX8:1

D0D1D2D3D4D5D6D7

S2

Y

(MS B)

S1S0



A B C S

0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 11 1 0 11 1 1 1

a) Efetuar as seguintes ligações:

D0 = 0, D1 = D2 = 1, D3 = 0,D4 = D5 = D6 = D7 = 1,S2 = A, S1 = B, S0 = C e Y = F .

b)

Exercício 9Pretende-se realizar um circuito capaz de comparar duas quantidades positivas A e B,representadas em binário com 2 bits cada uma (a1a0 e b1b0), e produzir duas saídas, X eY . A saída X deve ser 1 se e só se A = B, e a saída Y deve ser 1 se e só se A > B.

a) Construa uma tabela de verdade de X e Y como funções de a1, a0, b1 e b0.

b) Obtenha um circuito que realize a função Y .

c) Mostre como, com um mínimo de esforço, poderia acrescentar a este circuito umasaída Z que fosse 1 quando A < B.

d) Admitindo que tinha disponíveis vários circuitos como o descrito atrás, mostre comoos poderia utilizar para realizar a comparação de quantidades de 6 bits cada, isto é,de modo a detetar as situações de A = B e A > B quando A = a5a4a3a2a1a0 eB = b5b4b3b2b1b0.

a) a1 a0 b1 b0 X Y

0 0 0 0 1 00 0 0 1 0 00 0 1 0 0 00 0 1 1 0 00 1 0 0 0 10 1 0 1 1 00 1 1 0 0 00 1 1 1 0 01 0 0 0 0 11 0 0 1 0 11 0 1 0 1 01 0 1 1 0 01 1 0 0 0 11 1 0 1 0 11 1 1 0 0 11 1 1 1 1 0


Circuitos combinatórios — Exercícios propostos

b) Y = a1 ·a0 ·b1 ·b0 + a1 ·a0 ·b1 + a1 ·a0 ·b1 + a1 ·a0 ·b1 ·b0= a1 ·a0 ·b1 ·b0 + a1 ·b1 + a1 ·a0 ·b1 ·b0= a1 ·a0 ·b1 ·b0 + a1 ·(b1 + a0 ·b1 ·b0)

= a1 ·a0 ·b1 ·b0 + a1 ·(b1 + a0 ·b0)

= a1 ·b1 + a1 ·a0 ·b0 + a1 ·a0 ·b1 ·b0= a1 ·b1 +·a0 ·b0(a1 + a1 ·b1)

= a1 ·b1 +·a0 ·b0(a1 + b1)

= a1 ·b1 + a0 ·b1 ·b0 + a1 ·a0 ·b0

Desenhar o circuito a partir da expressão encontrada.

c) A função pretendida define-se comoZ = X ·Y

d) Usar 3 circuitos comparadores de 2 bits idênticos aos da alínea a), combinando as saídas daseguinte forma:

X = X1 ·X2 ·X3 e Y = Y3 +X3 ·Y2 +X3 ·X2 ·Y1em que:

• X1 é a saída X do comparador de a1a0 com b1b0;



• Y1, Y2 e Y3 são as saídas Y dos comparadores correspondentes.


Exercício 10Simplifique algebricamente as seguintes funções booleanas utilizando teoremas da álgebra deBoole.

a) F (A,B,C,D,E) = A·B ·C + C ·D ·E +A·B +A·B ·C ·D·E +A·B ·D ·E + C ·D ·E.

b) F (A,B,C) = A+A·B +A·C.

c) G(A,B,C) = A·B ·C +A·B ·C +A·B ·C.

d) F (A,B,C,D) = B ·C ·D +A·(C +B) +A·C ·D +A·B ·C ·D.

e) F (W,X, Y, Z) = W ·(X + Y ·(Z +W )).

f) F (A,B,C,D) = A·B ·C +B ·C ·D +A·B ·C ·D +A·B ·C ·D.



Exercício 11Obtenha a tabela de verdade para cada uma das seguintes funções booleanas.

a) F (A,B,C) = A·B +A·C.

b) G(X,Y, Z) = (X + Z)·(X + Y + Z).

c) F (W,X, Y, Z) = W ·X ·(Y + Z).

Exercício 12Considere a função F (X,Y, Z) = X ·Y +X ·Y ·Z +X ·Z.

a) Indique a respetiva tabela de verdade.

b) Escreva F (X,Y, Z) como um produto de somas.

c) Desenhe o circuito lógico correspondente.

Exercício 13Considere o circuito lógico apresentado na figura.

a) Deduza a expressão booleana simplificada correspondente à saída Y do circuito.

b) Mostre que a saída Z pode ser definida por Z(A,B,C) = B + C.

Exercício 14

Considere a função booleana F (A,B,C) = A+B + C +A·B ·C.

a) Indique a expressão de F (A,B,C) como uma soma de produtos simplificada.

b) Construa a tabela de verdade da função F (A,B,C).

c) Obtenha um circuito lógico que realize a função F (A,B,C).

Exercício 15Considere as seguintes funções booleanas:

F = X ·Y +X ·Y ·Z e G = (A+B + C)·(A+B +D)·(B + C +D)·(A+B + C +D).

a) Represente F (X,Y, Z) através de uma tabela de verdade e obtenha uma expressão na formade um produto de somas.



b) Represente G(A,B,C,D) através de uma tabela de verdade e obtenha uma expressão naforma de uma soma de produtos (não simplificada).

Exercício 16Seja a função booleana G(A,B,C) = A·C +B·A·C +B·C ·A. Exprima G(A,B,C) na forma deum produto de somas simplificado.

Exercício 17A figura seguinte mostra um circuito que realiza uma função G(X,Y, S). Além de portas lógicas,o circuito inclui um bloco, M, que realiza a função F (A,B, S) definida por: F = A se S = 0 eF = B se S = 1.

M

X

YA

B

S

F(A, B, S)

G(X, Y, S)

a) Exprima a função F numa tabela de verdade.

b) Indique uma expressão simplificada para F (A,B, S).

c) O circuito que realiza a função F é um multiplexador (multiplexer) de 2 para 1. Mostrecomo é constituído.

d) Encontre uma expressão simplificada do tipo soma de produtos para a função G(X,Y, S)realizada pelo circuito.

e) Mostre que o circuito seguinte, usando apenas portas NAND, realiza a função G.

Y

X

S G

Exercício 18Considere um circuito que apresenta na saída S o valor lógico 1 sempre que na sua entrada onúmero positivo de 4 bits, A3A2A1A0, é maior que 5 e múltiplo de 4.

a) Construa a tabela de verdade da função S(A3, A2, A1, A0).

b) Obtenha uma expressão para S(A3, A2, A1, A0) e simplifique-a.



Exercício 19Um circuito elementar utilizado na construção de circuitos digitais para aritmética binária é osomador completo (full-adder) representado na figura. O somador tem 2 saídas Co e S querepresentam em binário a soma dos valores (0 ou 1) presentes nas entradas A, B e Ci.

A B

CiCo

S

a) Construa a tabela de verdade correspondente às funções S(A,B,Ci) e Co(A,B,Ci).

b) Escreva a expressão das funções S(A,B,Ci) e Co(A,B,Ci) na forma de uma soma de pro-dutos.

c) Verifique que o circuito lógico da figura seguinte realiza as funções S(A,B,Ci) e Co(A,B,Ci).

A

B

Ci

Co

S

d) Considere agora um somador de 4 bits, constituído por 4 somadores completos, como mostraa figura.

A3

CiCo

A B

CiCo

S

A B

CiCo

S

A B

CiCo

S

A B

CiCo

S

B3

S3

A2 B2 A1 B1 A0 B0

S2 S1 S0

w1w2w3

Identifique na figura o valor de cada um dos sinais admitindo que os valores a somar, repre-sentando números positivos, são A = A3A2A1A0 = 1010 e B = B3B2B1B0 = 1110.

Exercício 20Pretende-se construir um circuito combinatório para comparar dois números de 2 bits, sem sinal,A = A1A0 e B = B1B0. A saída MAIOR é 1 quando A for maior do que B e 0 no caso contrário.

A1

MAIOR

A0

B1

B0

A>B?



a) Expresse a função do circuito numa tabela de verdade.

b) Escreva uma expressão da função MAIOR(A1, A0, B1, B0).

Exercício 21O circuito da figura contém um comparador de magnitude de 2 bits e 2 multiplexadores de 2 para1. As entradas do circuito formam dois números positivos, de 2 bits, A = A1A0 e B = B1B0.As saídas definem um número, também com 2 bits, M = M1M0. Analise o circuito e identifiquea sua funcionalidade.

A1

A0

B1

B0

A>B

COMP2

M1

S

MUX2_1

I1

I0

Y M0

S

MUX2_1

I1

I0

Y

Exercício 22Um multiplexador com n entradas de seleção pode ser usado para implementar qualquer funçãológica de n variáveis. Na figura mostra-se o símbolo de um multiplexador de 4 para 1, o qualpossui 2 entradas de seleção.

MUX4:1

D0

D1

D2

D3

Y

S1S0

a) Mostre como implementar o produto lógico de duas variáveis recorrendo ao multiplexador.

b) Realize a função F (X,Y ) = X ·Y +X ·Y com o multiplexador apresentado.



c) Verifique, exemplificando, que é igualmente possível implementar funções de três variáveis.Sugestão: represente uma função de 3 variáveis através de uma tabela de verdade e, paracada combinação das variáveis, relacione o valor da função com uma dessas variáveis.

Exercício 23A figura mostra um circuito constituído por um descodificador binário de 2 para 4 e um conjuntode 3 lâmpadas. O estado das lâmpadas é controlado pelas entradas A e B do circuito, ou seja,Lvm, Llj e Lvr são funções de A e B. Admita que para ligar uma lâmpada é necessário que asaída do descodificador que a controla tenha o valor lógico 1.

DEC2_4

I1

I0

Y0

Y1

Y2

Y3

Lvm

Lvr

Llj

A

B

a) Indique o estado de cada lâmpada se AB = 01 e AB = 11.

b) Determine o valor das entradas de modo a ligar, simultaneamente, as lâmpadas verde (Lvr =1) e laranja (Llj = 1).


4 Circuitos sequenciais


Exercício 1Considere o seguinte circuito com uma entrada X e uma saída Y .

X

CLK

D Q

Y

CLKCLK

D Q

QQ

a) Desenhe no diagrama seguinte a evolução temporal das saídas dos flip-flops (Q1 e Q0),assim como da saída Y , sabendo que a entrada X evolui da forma representada. Nota:considere que no instante inicial Q1 e Q0 têm o valor lógico 0.

b) Admitindo que o período do sinal de relógio é 20 ns, indique ao fim de quanto tempoa saída Y passa de 0 a 1 pela primeira vez.

a) Como inicialmente Q0 = 0 e Q1 = 0, nas entradas dos flip-flops vão estar os valores D0 = 0 eD1 = 1, uma vez que X = 0. Ao ocorrer a primeira transição do sinal de relógio são estes osvalores capturados pelos flip-flops, aparecendo nas saídas respetivas. Na próxima transição,o estado das saídas e X determinam os novos valores que os flip-flops vão apresentar. Assimse completam as formas de onda apresentadas.


Circuitos sequenciais — Exercícios resolvidos

CK

X

Q1

Q0

Y

b) Considerando T = 20ns, verifica-se pelo resultado da alínea anterior que Y transita de 0para 1 ao fim de 2,5× T =50 ns.

Exercício 2Considere o seguinte circuito sequencial, constituído por dois flip-flops e um multiplexador.Os flip-flops são sensíveis à transição ascendente do sinal de relógio (CLK) e o seu estadoinicial é 0.

CLK

D Q

CLK

OUTIN

CLK

D QX

I0

YI1

S

1

MUX2_1

Assumindo a sequência de valores da entrada do circuito (IN) indicada na figura seguinte,apresente a forma de onda dos sinais X e OUT.

CLK

IN

X

OUT

Inicialmente, X e OUT apresentam o valor 0. Sendo a entrada de seleção do multiplexador 0, ovalor que surge na sua saída é 1, referente à entrada I0. Como IN = 0 e Y = 1 quando ocorrea primeira transição do sinal de relógio, então X e OUT passam a assumir os valores 0 e 1,respetivamente. A análise do sucedido para as restantes transições segue o mesmo raciocínio,levando ao resultado apresentado na figura seguinte.



CLK

IN

X

OUT

Exercício 3Considere o circuito, composto por um registo de 4 bits e um multiplexador com duasentradas de 4 bits. Admita que as entradas enable e reset do registo são ativadas pelovalor lógico 1.

D[3:0]

Q[3:0]

CLK

REG_4bits

enable

reset

CLK

I0[3:0]

Y[3:0]

S

MUX_2

I1[3:0]

4

4

4

en

rst

IN

D

OUT4

Nas alíneas seguintes, considere em cada transição ativa do sinal de relógio o valor dasentradas apresentadas em cada tabela. Determine o valor da saída OUT após cada umadas transições assinaladas.

Transição D en rst

1 0110 1 02 0100 1 13 0100 0 04 1101 1 0

a) Transição IN sel en rst

1 1001 1 1 02 1111 1 1 03 0101 0 1 04 1000 1 0 05 1000 1 1 06 1111 1 1 17 0101 0 1 08 0000 1 1 09 0001 1 1 0

b)

a) Os sinais considerados só envolvem o registo de 4 bits. Para cada transição ativa do sinal derelógio é necessário ter em consideração que a saída do registo assume o valor presente na en-trada D se a entrada de habilitação (enable) estiver ativa (en = 1), permanecendo inalteradoaté à próxima transição. Caso en seja 0, a saída mantém o valor anterior. Relativamente à



entrada reset do registo, quando ativo (rst = 1) coloca a saída em 0000, independentementedo valor das restantes entradas.

Aplicando estas considerações à sequência de entradas dada, obtém-se a saída OUT como semostra na tabela seguinte.

Transição (CLK) D en rst OUT

1 0110 1 0 01102 0100 1 1 00003 0010 0 0 00004 1101 1 0 1101

b) Além do que foi descrito na análise anterior, há agora que ter em consideração o multiplexa-dor. Observando a forma como está a ser usado, conclui-se que o valor aplicado na entradado registo provém da entrada IN , quando sel = 1, ou da saída OUT do registo, quandosel = 0.

Aplicando estas considerações à sequência de entradas dada, obtém-se a saída OUT como semostra na tabela seguinte.

Transição (CLK) IN sel en rst OUT

1 1001 1 1 0 10012 1111 1 1 0 11113 0101 0 1 0 11114 1000 1 0 0 11115 1000 1 1 0 10006 1111 1 1 1 00007 0101 0 1 0 00008 0000 1 1 0 00009 0001 1 1 0 0001



Exercício 4A figura representa um circuito sequencial baseado num contador de 4 bits.

CLK

EN

CLK

QAENQB

QC

QD

CONT4

(MSB)

OUT

Q3

Q2

Q0Q1

a) Desenhe as formas de onda das saídas do contador (Q3, Q2, Q1 e Q0) e do circuitocompleto (OUT).

b) Indique a sequência de estados ocorridos, numerando-os em decimal.

c) Considere agora que o contador possui uma entrada de reset (ativa a 1), acionada comomostra a figura seguinte. Determine a sequência de estados da saída do contador.

CLK

EN

CLK

QAENQB

QC

QD

CONT4

(MSB)

OUTRESET

a) O circuito apresentado é constituído por um contador de 4 bits. Considerando que inici-almente as suas saídas são nulas, a cada transição do sinal de relógio o valor das saídas éincrementado, resultando a representação das formas de onda mostrada na figura seguinte.

C KL

Q0

Q1

Q2

Q3

OUT

b) Sequência de estados (valores resultantes de Q3Q2Q1Q0):

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 0, · · ·



c) No estado QDQCQBQA = 0100 a entrada de reset fica ativa. Admitindo-o síncrono, napróxima transição do sinal de relógio o estado do contador passa para 0000. A sequência deestados resultante é: 0, 1, 2, 3, 4, 0, · · · .

Exercício 5Considere os sistemas de memória externa apresentados na figura seguinte.

A[15:0]

RAM1 RAM2

A[11:0] A[12:0]

CS CS

D[7:0] D[7:0]

8 bits 8 bits

8 bits

A[14]

A[13]

A[15]

A[15]

A[12]

A[13]

A[14]

& &

(a)

RAM1 RAM2

A[12:0]A[15:0]

A[13:0]

CS CS

D[7:0] D[7:0]

8 bits

8 bits

8 bits

A[15]

A[15]

A[13]

&

(b)

a) Determine a capacidade de cada circuito de memória.

b) Elabore o mapa de memória de cada sistema. Indique, justificando, se a descodificaçãode memória é total ou parcial.

c) Para cada um dos seguintes endereços, indique o componente, ou seja, o circuito dememória, afetado: B7FFH, 1000H, E7AAHe 8000H.

a) Obtém-se a capacidade de um circuito de memória multiplicando o número de posições pelonúmero de bits por posição. O número de bits por posição é igual ao número de bits do portode dados D[]. Todos os circuitos deste problema têm um porto de dados de 8 bits (1 byte).

O número de posições é determinado pela dimensão do porto de endereços A[]. Para portosde N bits, existem 2N posições.

Assim, para a figura (a) temos:

• RAM1: 212 × 8 bits = 22 × 210 × 8 bits = 4× 210 byte = 4KiB

• RAM2: 213 × 8 bits = 8KiB

Para a figura (b) temos:

• RAM1: 213 × 8 bits = 8KiB

• RAM2: 214 × 8 bits = 16KiB

b) O mapa de memória indica, para cada endereço possível, qual o circuito que armazena osdados correspondentes. Em ambas as figuras, o barramento de endereços do CPU tem 16bits (A[15:0]). Portanto, o espaço de endereçamento tem 216 posições (de 1 byte, nestecaso), i.e., 64KB. A gama de endereços vai de 0000H a FFFFH.



Os endereços mapeados em cada circuito podem ser determinados por análise das condiçõesem que o circuito está habilitado, i.e., para que endereços é que se tem CS=1.

Para a figura (a) temos:

• RAM1: CS = A15 ·A14 ·A13 ·A12 = 1.Esta condição só é satisfeita se A15 = 1, A14 = 1, A13 = 1, A12 = 0.Logo, os endereços mapeadas na RAM1 têm o formato

1110 XXXX XXXX XXXXem que X indica que o bit correspondente tanto pode ser 0 como 1. Os endereços comeste formato estão na gama:

1110 0000 0000 0000 a 1110 1111 1111 1111.Em hexadecimal, a gama é E000H–EFFFH.Como todos os bits do endereço são usados (A15−A12 na definição de CS; os restantesna ligação ao porto de endereços de RAM1), trata-se de descodificação total.

• RAM2: CS = A15 ·A14 ·A13 = 1.Esta condição só é satisfeita se A15 = 1, A14 = 0, A13 = 0.Logo, os endereços mapeadas na RAM2 têm o formato

100X XXXX XXXX XXXX.Os endereços com este formato estão na gama:

1000 0000 0000 0000 a 1001 1111 1111 1111.Em hexadecimal, a gama é 8000H–9FFFH.Trata-se igualmente de descodificação total.

O mapa de memória para o sistema da figura (a) é o seguinte:

Gama (hex) Dispositivo0000–7FFF –-8000–9FFF RAM2A000–DFFF –-E000–EFFF RAM1F000–FFFF –-

A análise do sistema da figura (b) faz-se de forma análoga.

• RAM1: CS = A15 ·A13 = 1. Esta condição só é satisfeita se A15 = 1, A13 = 0.Logo, os endereços mapeadas na RAM1 têm o formato

1?0X XXXX XXXX XXXX.O símbolo ? indica que o bit correspondente não é usado na descodificação. Portanto,trata-se de descodificação parcial.Neste caso particular, dois endereços que difiram apenas no bit A14 têm o mesmo efeitoem termos de acesso a memória: os dois endereços diferentes são mapeados no mesmaposição física de memória. Temos, portanto, duas gamas de endereços equivalentes, queapenas diferem no valor de A14. Para A14 = 0 a gama é:

1000 0000 0000 0000 a 1001 1111 1111 1111.Em hexadecimal, a gama é 8000H–9FFFH.Para A14 = 1 a gama é:


Circuitos sequenciais — Exercícios propostos

1100 0000 0000 0000 a 1101 1111 1111 1111.Em hexadecimal, a gama é C000H–DFFFH.As duas gamas são mapeadas de forma sobreposta na RAM1. Por exemplo, os endereços8000H e C000H referem-se ambos à primeira posição física do circuito RAM1. A memóriadisponível não aumenta por ser usada descodificação parcial.

• O circuito RAM2 também é usado com descodificação parcial. Os endereços correspon-dentes têm o formato

0?XX XXXX XXXX XXXX,a que correspondem as gamas 0000H–3FFFH e 4000H–7FFFH.

O mapa de memória para o sistema da figura (b) é o seguinte:

Gama (hex) Dispositivo

0000–3FFF RAM2 (*)4000–7FFF RAM2 (*)8000–9FFF RAM1 (**)A000–BFFF –-C000–DFFF RAM1 (**)E000–FFFF –-

Os asteriscos assinalam gamas fisicamente sobrepostas.

c) Para determinar os componentes usados basta consultar os mapas de memória obtidos naalínea anterior. Os resultados são os seguintes:

Endereço Figura (a) Figura (b)B7FF –- –-1000 –- RAM2E7AA RAM1 –-8000 RAM2 RAM1


Exercício 6Assuma que no circuito seguinte os flip-flops do tipo D são sensíveis ao flanco ascendente dosinal de relógio e que inicialmente as saídas são nulas.

CLK

D Q

Q

CLK

QD

CLK

D Q

Q

X

Represente a forma de onda da saída Q em resposta à entrada D representada na figura.Sugestão: comece por verificar qual o valor de X após cada transição do sinal de relógio.



CLK

D

X

Q

Exercício 7Considere o seguinte circuito sequencial, constituído por portas lógicas e um flip-flop do tipo D,sensível ao flanco ascendente do sinal de relógio, em que no início Q = 0.

CLK

D Q

Q

J

CLK

QK

Q

a) Indique a expressão da função lógica D(J,K,Q) à entrada do flip-flop.

b) Considerando os valores das entradas J e K apresentados na figura seguinte, obtenha o valorda saída Q do circuito.

CLK

J

K

Q

Exercício 8Considere o circuito sequencial da figura seguinte.



D

CLK

Q

D0

EN

CLK

D

CLK

Q

D1

Q0

Q1

a) Escreva a expressão das entradas D0 e D1 dos flip-flops.

b) Represente as formas de onda correspondentes aos sinais Q0 e Q1, assumindo que o estadoinicial dos flip-flops é “00” e que EN=1.

c) Mostre qual o estado do circuito após 4 transições consecutivas do sinal de relógio (CLK).

Exercício 9Considere o seguinte circuito, composto por um flip-flop e uma porta XOR (ou-exclusivo).

CLK

D Q

CLK

TX

a) Assumindo que o estado inicial do flip-flop é 0, determine a sequência de valores na saída Tse na entrada X ocorrer a sequência 0110001001111100 (um bit a cada ciclo do relógio).

b) Ao circuito anterior foi acrescentado um contador síncrono de 4 bits, tal como representadona figura seguinte. Identifique a relação entre as saídas Q3Q2Q1Q0 do contador e a entradaX do circuito.

CLK

D Q

CLK

TX

CLK

QAENQB

QC

QD

CONT4

Q3

Q2

Q0Q1

(MSB)



Exercício 10A figura mostra a constituição de um banco de registos.

Além dos 8 registos de 4 bits, fazem parte do circuito um descodificador de 3 para 8 e ummultiplexador de 8 (conteúdos de 4 bits) para 1. A entrada DIN representa o valor de 4 bits aescrever num dos 8 registos, endereçado (identificado) por ADDR. A escrita ocorre se WRITE=1.A leitura de um registo é feita endereçando o registo pretendido, surgindo o valor na saída DOUT.As operações de escrita são síncronas com o sinal de relógio.

a) Expresse a capacidade de armazenamento do banco de registos em bytes.

b) Explique o que garante escrever um conteúdo num (e um só) determinado registo.

c) Admita que o conteúdo inicial dos registos é “0000” e que os valores das entradas são:DIN=1111, ADDR=001 e WRITE=1. Descreva que alterações ocorrem no circuito apósuma transição do sinal de relógio.

d) Explique a utilidade das entradas enable e reset dos registos.

e) Descreva a função desempenhada pelo descodificador de 3 para 8 e pelo multiplexador de 8para 1, no contexto da sua utilização no banco de registos.

f) Mostre que alteração seria necessária efetuar para que fosse possível ler, simultaneamente, oconteúdo de dois registos diferentes, apresentando-o nas saídas DOUT1 e DOUT2.

Exercício 11Um sistema de memória é constituído por uma memória RAM e uma memória ROM. O barra-mento de endereços possui 16 bits e o barramento de dados é de 8 bits. A figura seguinte mostrao correspondente diagrama de blocos, onde CS representa o sinal de chip select das memórias.



CPU

A[15:0]16

RAM

D[7:0] 8

A[11:0]

D[7:0]

CS

A[11:0]

A15

A13

A14

ADDRESS

DATA

ROM

A[10:0]

D[7:0]

CS

A[10:0]

?

a) Determine o intervalo de endereços a que a RAM responde e justifique se a descodificaçãode endereços é total ou parcial.

b) Considere que a primeira posição da memória ROM tem o endereço 0xC800 e que o endereçode cada posição é único. Calcule o endereço da última posição da ROM.

c) Apresente o circuito de descodificação de endereços da ROM considerando as condições daalínea anterior.

Exercício 12Um processador dispõe de um espaço de endereçamento de 64KiB e de um barramento de dadoscom 8 linhas. O seu mapa de memória é o seguinte:

Gama Dispositivo

0x0000-0x3FFF ROM10x4000-0x7FFF RAM10x8000-0xCFFF -0xD000-0xDFFF RAM20xE000-0xFFFF -

a) Determine as dimensões de cada um dos dispositivos de memória.

b) Determine as equações lógicas dos circuitos de descodificação de endereços (descodificaçãototal).

c) Apresente o diagrama de blocos do sistema de memória com descodificação de endereços.


5 Desempenho

Alguns destes exercícios são extraídos ou adaptados do livro “Computer Organization and Design– The Hardware/Software Interface”, D. Hennessy e J. Patterson, 4a edição.


Exercício 1Um computador possui três classes de instruções, A, B e C. O CPI de cada uma delas é,respetivamente, 1, 2 e 3. Um projetista está a implementar um compilador e precisa deescolher uma de duas sequências de instruções a usar nesse computador. Dessas sequênciasé conhecido o número de instruções de cada classe, conforme mostra a tabela seguinte.

Sequência de instruções No de instruções por classeA B C

1 2 1 22 4 1 1

a) Determine em qual das duas sequências de instruções é executado o maior número deinstruções.

b) Mostre qual das sequências é executada de forma mais rápida.

c) Calcule o valor do CPI para cada sequência.

a) Na sequência 1 são executadas 2 + 1 + 2 = 5 instruções e na sequência 2 são executadas4 + 1 + 1 = 6 instruções. É pois na sequência 2 que são executadas mais instruções.

b) O número de ciclos é dado por

Nciclos =∑i

Ni × CPIi

onde Ni se refere ao número de instruções da classe i e CPIi é o número de ciclos por instruçãodessa classe.

Sequência 1: Nciclos = 2× 1 + 1× 2 + 2× 3 = 10

Sequência 2: Nciclos = 4× 1 + 1× 2 + 1× 3 = 9

A sequência 2 é a mais rápida, porque é executada em menos ciclos de relógio.


Desempenho — Exercícios resolvidos

c)

CPI =Nciclos

Ninst

Sequência 1: CPI = 10/5 = 2

Sequência 2: CPI = 9/6 = 1,5

Exercício 2Considere um computador com três classes de instruções, A, B e C, para as quais o valorde CPI é 1, 2 e 3, respetivamente. Para ser executado nesse computador, um programa éobtido através de dois compiladores distintos, originando o número de instruções de cadaclasse indicado na tabela.

Sequência de instruções No de instruções por classeA B C

Compilador 1 5× 109 1× 109 1× 109

Compilador 2 10× 109 1× 109 1× 109

Assuma que o computador funciona a 500MHz.

a) Indique a sequência que é executada em menos tempo.

b) Determine a qual das sequências de instruções corresponde o maior valor de MIPS(milhões de instruções por segundo).

a) O tempo de execução é dado por

texec =Nciclos

fCLK

sendo o número de ciclos de relógio determinado por

Nciclos =∑i

Ni × CPIi

Então, o tempo de execução da sequência de instruções obtida por cada compilador é

texec_C1 =(5× 1 + 1× 2 + 1× 3)× 109

500× 106=

10× 109

500× 106= 20 s

e

texec_C2 =(10× 1 + 1× 2 + 1× 3)× 109

500× 106=

15× 109

500× 106= 30 s

Atendendo aos tempos de execução calculados, conclui-se que o compilador 1 gera o programamais rápido.

b)

MIPS =Ninstr

texec × 106

Portanto,

MIPS1 =(5 + 1 + 1)× 109

20× 106= 350



e

MIPS2 =(10 + 1 + 1)× 109

30× 106= 400

Daqui se conclui que o compilador 2 proporciona uma taxa de execução de instruções superior.

Exercício 3A execução de um programa num computador A, o qual funciona com um sinal de relógiode 2GHz, demora 10 s. Um computador B que está a ser desenvolvido é capaz de executaro mesmo programa em 6 s. Este computador B pode atingir uma frequência de relógiosuperior à do computador A, embora consuma 1,2 vezes mais ciclos de relógio do que ocomputador A a executar o referido programa. Determine a frequência do sinal de relógioa que B pode funcionar.

O tempo de execução de um programa com Ninstr instruções é dado por

texec = Ninstr × CPI× TCLK

A razão dos tempos de execução no computador A e no computador B é

texec_A

texec_B=

Ninstr × CPIA × fCLK_B

Ninstr × CPIB × fCLK_A=

10

6

Como CPIB = 1,2×CPIA, então resulta fCLK_B = fCLK_A× 1,2× 106 = 2× fCLK_A, conclui-se

que fCLK_B = 4GHz.

Exercício 4Considere dois computadores A e B que possuem o mesmo conjunto de instruções. Operíodo do sinal de relógio dos computadores A e B é 250 ps e 500 ps, respetivamente, e onúmero de ciclos de relógio consumidos por instrução (CPI) é 2 no computador A e 1,2 nocomputador B, respetivamente. Mostre qual dos computadores é o mais rápido a executarum programa.

texecA = Ninstr × 2× 250 = 500×Ninstr ps

etexecB = Ninstr × 1,2× 500 = 600×Ninstr ps

Então,texecBtexecA

=6

5= 1,2

O computador A é o mais rápido.



Exercício 5Um dado programa é executado em dois computadores diferentes, A e B, tendo-se obtidoos seguintes indicadores:

Indicador A B

No de instruções 107 8× 106

Frequência 4GHz 4GHzCPI 1 1,1

a) Indique qual o computador com maior valor de MIPS.

b) Indique qual o computador mais rápido.

a)

MIPS =Ninstr

texec × 106=

Ninstr

Ninstr × CPI× TCLK × 106=

fCLK

CPI× 106

Logo,

MIPSA =4× 109

1× 106= 4× 103

e

MIPSB =4× 109

1,1× 106≈ 3636

A é o computador com maior valor de MIPS.

b)

texec = Ninstr × CPI× TCLK =Ninstr

MIPS× 106

texecA =107

4× 103 × 106= 2,5ms

texecB =8× 106

3636× 106≈ 2,2ms

B é o computador mais rápido.

Exercício 6Para um dado programa foram obtidas as seguintes medidas:

• Ocorrência de operações de vírgula flutuante (VFL) (exceto raiz quadrada): 25%• Ocorrência da operação de raiz quadrada: 2%• CPI médio de operações em VFL: 4,0• CPI de raiz quadrada: 20• CPI médio para outras instruções: 1,33

Considere duas alternativas para melhorar o desempenho: reduzir o CPI da operação deraiz quadrada para 2 ou baixar o CPI de todas as instruções de VFL para 2,5. Compareas duas alternativas usando a equação de desempenho do CPU.



O número de instruções e a frequência do relógio do computador continuam a ser os mesmosnas duas alternativas. Basta por isso comparar os valores de CPI.

CPI1 = 0,25× 4 + 0,02× 2 + (1− 0,25− 0,02)× 1,33 ≈ 2,01

CPI2 = 0,25× 2,5 + 0,02× 20 + (1− 0,25− 0,02)× 1,33 ≈ 2,00

Embora os valores sejam muito próximos, na segunda alternativa (“... baixar o CPI de todas asinstruções de VFL para 2,5”) o tempo de execução é menor, ou seja, o desempenho é superior.

Exercício 7Um processador executa um programa em que 30% do tempo de execução é gasto emadições de vírgula flutuante, 25% em multiplicações de vírgula flutuante e 10% em divisõesde vírgula flutuante. Para a nova geração desse processador, a equipa de projeto propõetrês aperfeiçoamentos possíveis na unidade de vírgula flutuante, consistindo em tornar o:

1. somador duas vezes mais rápido;

2. multiplicador três vezes mais rápido;

3. divisor dez vezes mais rápido.

Indique qual destas alternativas poderá proporcionar o maior aumento de desempenho.

A lei de Amdahl pode ser expressa por

stotal(f) =1

(1− f) + fs

onde f representa a fração de tempo gasto na execução da parte melhorada e s traduz o aumentode rapidez dessa parte.

A aplicação da lei de Amdahl às três situações descritas permite pois quantificar o aumentode desempenho:

1. f = 0,3 e s = 2 → stotal(f) =1

0,7+0,3/2 = 1,18

2. f = 0,25 e s = 3 → stotal(f) =1

0,75+0,25/3 = 1,20

3. f = 0,1 e s = 10 → stotal(f) =1

0,9+0,1/10 = 1,10

O maior ganho de desempenho é obtido com a melhoria do multiplicador de vírgula flutuante(alternativa 2). Pode ainda concluir-se que tornar o divisor muito mais rápido leva ao menoraumento de desempenho devido à baixa ocorrência de divisões em vírgula flutuante (10%). Naverdade, mesmo tornando o divisor infinitamente mais rápido, o speed-up obtido seria 1,11.


Desempenho — Exercícios propostos

Exercício 8A execução de um programa num computador demora 1000 s, sendo 75% do tempo gastoem multiplicações e divisões. Pretende-se remodelar o computador com hardware maisrápido para a realização das operações de multiplicação e divisão. Calcule quanto maisrápidas devem ser as operações de multiplicação e divisão para que o programa seja:

três vezes mais rápido;a) quatro vezes mais rápido.b)

a) Aplicando a lei de Amdahl, o aumento de rapidez do programa é dado por

stotal(f) =1

(1− f) +f

s

onde f representa a fração de tempo gasto na execução da parte melhorada e s traduz oaumento de rapidez dessa parte. Assim,

3 =1

(1− 0,75) +0,75

s

=1

1

4+

3

4× s

=4× s

s+ 3

resultando3× s+ 9 = 4× s⇔ s = 9

isto é, as operações devem ser 9 vezes mais rápidas.

b) Da mesma forma, resulta

4 =1

(1− 0,75) +0,75

s

=1

1

4+

3

4× s

=4× s

s+ 3

e4× s+ 12 = 4× s

que não tem solução, concluindo-se ser impossível o programa ficar 4 vezes mais rápido.


Exercício 9A tabela apresentada mostra a frequência de funcionamento de 3 processadores, o número deinstruções executadas em cada um deles e o respetivo tempo de execução.

Processador FCLK (GHz) No de instruções Tempo (s)

P1 2 20× 109 7P2 1,5 30× 109 10P3 3 90× 109 9



a) Calcule o número de instruções executadas por ciclo de relógio, por cada processador.

b) Calcule a frequência a que o processador P2 deve funcionar para que o tempo de execuçãodas instruções seja igual ao apresentado para P1.

c) Calcule o número de instruções a executar em P2 de modo a que o seu tempo de execuçãoseja igual ao de P3.

Exercício 10Considere que dois processadores distintos, P1 e P2, implementam o mesmo conjunto de instru-ções e que estas se podem enquadrar em quatro classes diferentes (A, B, C e D). A frequênciae o CPI por classe de instruções de cada implementação encontram-se na tabela.

Processador FCLK (GHz) CPI A CPI B CPI C CPI D

P1 1,5 1 2 3 4P2 2 2 2 2 2

a) Seja um programa com 1 milhão de instruções divididas pelas quatro classes da seguinteforma: 10% são da classe A, 20% são da classe B, 50% são da classe C e 20% são da classeD. Verifique qual dos processadores é mais rápido a executar o programa.

b) Calcule o CPI médio de cada processador.

c) Calcule o número de ciclos de relógio necessários à execução do programa em cada processa-dor.

Exercício 11Considere dois processadores, P1 e P2, que implementam de forma diferente o mesmo conjuntode instruções, composto por cinco classes de instruções. P1 funciona com um relógio de 4GHz eP2 funciona a 6GHz. O número médio de ciclos de relógio para cada classe de instruções é dadopela tabela que se segue.

Classe CPI de P1 CPI de P2

A 1 2B 2 2C 3 2D 4 4E 3 4

Pico de desempenho é definido como a cadência máxima a que um computador pode executar asequência de instruções mais favorável (para uma dada tarefa). Determinar o pico de desempenhode P1 e P2, expresso em instruções por segundo.

Exercício 12A tabela seguinte apresenta o número de operações em vírgula flutuante (VFL) executadas emtrês programas diferentes e o respetivo tempo de execução em três computadores A, B e C,distintos.



Programa No operações VFLTempo de execução (s)

Comp. A Comp. B Comp. C1 5× 109 2 5 102 20× 109 20 20 203 40× 109 200 50 15

a) Mostre qual o computador mais rápido em termos do tempo total de execução.

b) Determine quantas vezes esse computador é mais rápido do que os outros dois.

Exercício 13A tabela mostra o número total de instruções executadas por um programa, bem como a suadistribuição por tipo.

Total Aritméticas Store Load Salto

700 500 50 100 50

a) Assuma que o tempo de execução das instruções aritméticas corresponde a 1 ciclo de relógio,loads e stores correspondem a 5 ciclos de relógio e as instruções de salto correspondem a 2ciclos de relógio. Calcule o tempo de execução do programa num processador a 2GHz.

b) Calcule o valor do CPI para o programa.

c) Se o número de instruções de load for reduzido para metade, quanto mais rápida é a execuçãodo programa e qual o valor do CPI?

Exercício 14Um computador A tem um CPI médio de 1,3 e funciona a 600MHz. Um outro computador,B, tem um CPI médio de 2,5 e funciona a 750MHz. Pretende-se executar um certo programaem ambos os computadores. Compilando esse programa para o computador A resultaram 105

instruções. Determine quantas instruções devem resultar compilando-o para o computador B,de modo que a execução do programa demore o mesmo tempo em ambos os computadores.

Exercício 15Um processador executa um programa constituído por vários tipos de instruções, entre as quaisexistem instruções de transferência de dados. Supondo que é possível melhorar o tempo deexecução das instruções de transferência de dados em 11 vezes, calcule a percentagem dessasinstruções de forma a conseguir-se melhorar o desempenho do processador em 5 vezes.

Exercício 16Medindo o tempo de acesso a disco verificou-se que 80% do tempo de execução de um deter-minado programa num computador era gasto em acessos ao disco. Substituindo o disco de talcomputador constatou-se que este era duas vezes mais rápido.

a) Calcule quanto melhorou o desempenho do computador.

b) Verifique qual a melhoria de desempenho que seria alcançada se o disco tivesse um tempo deacesso desprezável.



Exercício 17Suponha que se pretende melhorar um computador acrescentando-lhe uma unidade vetorial. Umcálculo executado em modo vetorial é 10 vezes mais rápido que o normal.

a) Desenhe um gráfico que mostre o ganho de rapidez (speedup) em função da percentagem detempo de execução em modo vetorial (percentagem de vetorização).

b) Que percentagem de vetorização é necessária para se obter um ganho de rapidez de 2?

c) Considerar o caso da alínea anterior. Com a utilização da unidade vetorial, o computadordemora metade de tempo a realizar os cálculos. Em que percentagem desse novo tempo(mais curto) é que a unidade vetorial está a ser usada?

d) Que percentagem de vetorização é necessária para obter metade do máximo ganho de rapidezpossível?

e) Suponha que se determinou empiricamente que a percentagem de vetorização é de 70%. Osprojetistas de hardware acham que é possível duplicar o desempenho da unidade vetorial. Emalternativa, o grupo de compilação poderia tentar aumentar a utilização do modo vetorial,como forma de aumentar o desempenho. Que aumento da percentagem de vetorização (emrelação à situação atual) seria necessário para obter o mesmo resultado que a duplicação dodesempenho de hardware? Que alternativa é mais aconselhável?


6 Linguagem assembly

6.1 Sumário das instruções MIPS-32

Instruções do tipo R com opcode=0. Valor do campo funct em hexadecimal:

add:20 addu:21 and:24 jr:8 nor:27 or:25 mult:18 multu:19 mfhi:10slt:2A sltu:2B sll:0 srl:2 sub:22 subu:23 div:1A divu:1B mflo:12

Instruções do tipo I. Valor do campo opcode em hexadecimal:

addi:8 addiu:9 andi:C beq:4 bne:5 lbu:24 lhu:25 lui:Flw:23 ori:D slti:A sltiu:B sb:28 sh:29 sw:2B

Instruções do tipo J. Valor do campo opcode em hexadecimal: j:2 jal:3.056101115162021252631

Formato R: op rs rt rd shamt funct

6 bits 5 bits 5 bits 5 bits 5 bits 6 bits

015162021252631

Formato I: op rs rt constante

6 bits 5 bits 5 bits 16 bits

0252631

Formato J: op endereço parcial

6 bits 26 bits

Número Nome Propósito

$0 $zero Sempre a zero$1 $at Registo para uso do assembler$2–$3 $v0–$v1 Valor retornado por sub-rotina$4–$7 $a0–$a3 Valores dos argumentos de uma sub-rotina$8–$15,$24,$25 $t0–$t9 Registos para valores temporários$16–$23 $s0–$s7 Registos preservados por sub-rotinas$26–$27 $k0–$k1 Reservados para sistema operativo (*)$28,$29,$30 $gp,$sp,$fp Reservados para funções especiais (*)$31 $ra Endereço de retorno da sub-rotina corrente

Linhas a sombreado indicam registos cujos valores devem ser preservados pelas sub-rotinas.(*) Registos não usados em AOCO.


Linguagem assembly — Exercícios resolvidos


Exercício 1Para as seguintes expressões aritméticas (números inteiros de 32 bits), especifique ummapeamento de variáveis para registos e o fragmento de código assembly MIPS-32 que asimplementa.

f = g - (f + 5)a) f = A[12] + 17b)

O primeiro passo neste tipo de problemas é escolher uma atribuição de variáveis a registos. Cadavariável é atribuída a um registo. Como a arquitetura MIPS-32 dispõe de um número elevadode registos, trata-se geralmente de uma tarefa simples, porque se pode usar um registo diferentepara cada variável.

a) Uma possível atribuição de registos a variáveis é a seguinte:

f → $s0, g → $s1

O fragmento de código que realiza os cálculos desejados é:

addi $s0, $s0, 5 # Calcula f = f + 5sub $s0, $s1, $s0 # Calcula f = g - f

Após esta sequência de duas instruções, $s0 contém o novo valor associado a f. O cálculoda primeira parte da expressão (instrução addi) pode guardar o resultado intermédio no oregisto $s0, porque a segunda instrução estabelece o valor final correto.

b) Possível atribuição de variáveis a registos:

f → $s0, endereço base de A → $s6

Como cada elemento de uma sequência de inteiros tem 4 bytes, o elemento de índice 12 dasequência A está guardado a partir da posição de memória cujo endereço é dado por:

endereço base de A + 12 × 4

A primeira instrução deve ir buscar o valor guardado nessa posição.

lw $s0, 48($s6) # Carrega valor da posição $s6+48addi $s0, $s0, 17 # Soma-lhe o valor 17

Exercício 2Para as seguintes instruções em código-máquina MIPS-32, determine a instrução assemblycorrespondente. Indique o tipo de codificação, bem como os valores de todos os campos.

0x8D08FFC0a) 0x01204020b)



Para resolver este tipo de problemas, deve começar-se por determinar a instrução. Para isso,determina-se o valor do campo opcode, que em todas as instruções é constituído pelos 6 bitsmais significativos do código. Depois interpretam-se os demais campos de acordo com o tipo dainstrução (R, I ou J).

a) Os oito bits mais significativos da instrução são 8D16=100011012. O código da instrução(campo opcode) é sempre definido pelos 6 bits mais significativos: opcode=1000112=2316.Da tabela existente no início do enunciado conclui-se que se trata de uma instrução lw. Estainstrução é do tipo I, pelo que a sua decomposição em campos é:

012345678910111213141516171819202122232425262728293031

100011 01000 01000 1111111111000000

opcode rs rt constante

Os registo são: rs = 8 → $t0, rt = 8 → $t0.

Constante: FFC016 interpretada em complemento para 2 → −26 = −64.Concluindo, a instrução é: lw $t0, -64($t0).

b) Para esta instrução opcode=0, pelo que se trata de uma instrução do tipo R.

012345678910111213141516171819202122232425262728293031

000000 01001 00000 01000 00000 100000

opcode rs rt rd shamt funct

Como funct = 2016, trata-se de uma instrução add.

Os registos envolvidos são: rs = 9 → $t1, rt = 0 → $zero e rd = 8 → $t0.

Juntando todas as informações: add $t0,$t1,$zero

Exercício 3Assuma as seguintes condições iniciais:

$t0 = 0xBEADFEED $t1 = 0xDEADFADE

a) Determine o valor de $t2 após a execução da seguinte sequência de instruções:

sll $t2, $t0, 4or $t2, $t2, $t1

b) Determine o valor de $t2 após a execução da seguinte sequência de instruções:

srl $t2, $t0, 3andi $t2, $t2, 0xFFEF



Em binário, os valores iniciais dos registos são:$t0 = 1011 1110 1010 1101 1111 1110 1110 11012$t1 = 1101 1110 1010 1101 1111 1010 1101 11102

a) A primeira instrução desloca o valor de $t0 quatro bits para a esquerda. Os 4 bits maissignificativos perdem-se; nos 4 menos significativos são introduzidos zeros. O resultado daoperação é guardado em $t2; o registo $t0 fica inalterado. O valor de $t2 depois da execuçãoda primeira instrução é:

$t2 = 1110 1010 1101 1111 1110 1110 1101 0000 2

A instrução or calcula a função ou-inclusivo de cada bit de $t2 com o bit de $t0 situadona mesma posição. O resultado é guardado em $t2. O resultado da operação or é 1 sempreque pelo menos um dos operandos seja 1. Logo:

$t2 = 1111 1110 1111 1111 1111 1110 1101 11102 = 0xFEFFFEDE

b) A instrução srl desloca o valor de $t0 três posições para a direita, introduzindo zeros pelaesquerda. O valor de $t2 depois da execução da primeira instrução é:

$t2 = 000 1 0111 1101 0101 1011 1111 1101 11012

A instrução andi calcula a função e-lógico de cada bit de $t2 com o bit correspondenteda constante 0xFFEF. Esta constante tem apenas 16 bits. Os bits mais significativos sãoconsiderados como sendo iguais a zero.

FFEF16 = 0000 0000 0000 0000 1111 1111 1110 11112

O resultado é guardado em $t2. O e-lógico de dois bits tem resultado 1 apenas se ambos osoperandos forem 1. Neste caso, os operandos são dados pelo conteúdo de $t2 e pela constanteindicada. O valor final de $t2 é:

$t2 = 0000 0000 0000 0000 1011 1111 1100 11012 = 0x0000BFCD


$t0 = 1111 1111 1111 1111 1111 1111 1111 11112

$t1 = 0011 1111 1111 1000 0000 0000 0000 00002

a) Determine o valor de $t2 após a execução do fragmento seguinte:

slt $t2, $t0, $t1beq $t2, $zero, ELSEj DONE

ELSE: addi $t2, $zero, 2DONE: ...

b) Apresente o código-máquina correspondente ao fragmento, supondo que este está alo-jado a partir da posição de memória 0x00400000.



Para resolver a primeira parte do problema, deve-se determinar a ordem de execução das instru-ções. A segunda parte resolve-se por aplicação sistemática dos dados da tabela apresentada noinício do capítulo (pág. 53). Também é necessário determinar o endereço do destino dos saltos(instruções beq e j).

a) A primeira instrução compara os conteúdos de $t0 e $t1. A condição avaliada é:

$t0 < $t1 ?

Os valores dos registos são interpretados em complemento para dois. (Se a instrução fossesltu, então os valores seriam interpretados como sendo unsigned—“sem sinal”.) Como ovalor de $t0 é negativo (tem o bit mais significativo a 1) e o de $t1 é positivo, a condição éverdadeira. Logo, o valor de $t2 é posto em 1.

O salto condicional (segunda instrução) é tomado, se o conteúdo de $t2 for igual ao de $zero(que é sempre 0). Como 1 é diferente de 0, o salto não é tomado.

Em consequência, a terceira instrução a ser executada é a de salto incondicional (a instruçãoj). Esta instrução leva o fluxo de execução a passar para o fim do fragmento apresentado(etiqueta DONE). A instrução addi não é executada.

Como o conteúdo de $t2 não foi alterado depois da execução da primeira instrução, o valorde $t2 permanece igual a 1 até ao fim.

b) A codificação das instruções é feita por aplicação da tabela que se encontra no início doenunciado.

• slt $t2,$t0,$t1É uma instrução de formato R. Logo:opcode = 0, funct = 2AH, rs = 8 ($t0), rd = 10 ($t2), rt = 9 ($t1),shamt = 0 (não é uma instrução de deslocamento).

012345678910111213141516171819202122232425262728293031

000000 01000 01001 01010 00000 101010

opcode rs rt rd shamt funct

Em hexadecimal, o código-máquina correspondente é 0x0109502A.

• beq $t2,$zero,ELSEÉ uma instrução do formato I. Logo,

opcode=4; rs = 10 ($t2); rt = 0 ($zero); constante = 1.

O salto relativo é para duas instruções a seguir ao beq. Como a contagem das instruçõesé feita a partir da instrução seguinte, trata-se de um salto relativo de uma instruçãopara a frente (+1).

012345678910111213141516171819202122232425262728293031

000100 01010 00000 0000000000000001


Em hexadecimal, o código-máquina correspondente é 0x11400001.

• j DONEInstrução do formato J: opcode = 2.



A etiqueta DONE refere-se ao endereço da instrução seguinte a addi, ou seja, refere-se aoendereço da 5a instrução do segmento de código. Como cada instrução tem 4 bytes, oendereço do primeiro byte da 5a instrução é dado por:

0x00400000 + 4×4 = 0x00400010

Em binário o endereço de destino é:

0000 0000 0100 0000 0000 0000 0001 00 00

Os 26 bits indicados a cinzento são usados no campo de endereço incluído no código dainstrução.

012345678910111213141516171819202122232425262728293031

000010 00000100000000000000000100

opcode endereço

Em hexadecimal, o código-máquina correspondente é 0x08100004.

• addi $t2,$zero,2Trata-se de uma instrução do tipo I. Logo,

opcode=8; rs = 0 ($zero); rt = 10 ($t2); constante = 2.

012345678910111213141516171819202122232425262728293031

001000 00000 01010 0000000000000010


Em hexadecimal, o código-máquina correspondente é 0x200A0002.

Resumindo, o código-máquina do fragmento é:

endereço instrução

0x0400000 0x0109502A0x0400004 0x114000010x0400008 0x081000040x040000C 0x200A0002

Exercício 5Pretende-se escrever um fragmento de código assembly MIPS-32 para somar todos osvalores de uma sequência de 10 números inteiros. O endereço-base da sequência estácontido no registo $s0 e o resultado deve ficar no registo $s7.

a) Escrever o fragmento assumindo que todos os números inteiros têm 32 bits.

b) Escrever uma nova versão assumindo que todos os elementos da sequência têm 16 bits.



A estratégia geral das soluções indicadas a seguir é a seguinte:

1. Carregar o primeiro valor da sequência para o registo que vai conter o resultado final ($s7)

2. Repetir nove vezes (contador de iterações $t0)

2.1. Determinar a posição do próximo elemento da sequência

2.2. Ler o próximo valor da sequência para um registo ($t1)

2.3. Somar o valor lido ao resultado corrente ($s7)

a) Neste caso, cada elemento da sequência tem 4 bytes. Por isso, o endereço do próximo elementoé obtido somando-se 4 ao endereço do elemento corrente.

lw $s7,0($s0) # Carregar 1o elementoaddi $t0,$zero,9 # Inicializar contador de iterações

ciclo: addi $s0,$s0,4 # Endereço do próximo elemento (+4)lw $t1,0($s0) # Carregar próximo elementoadd $s7,$s7, $t1 # Adicionar próximo elementoaddi $t0,$t0,-1 # Decrementar contador de iteraçõesbne $t0,$zero,ciclo # Continuar se contador 6= 0... # $s7 contém a soma do todos os elementos

b) Neste caso, cada elemento da sequência tem 2 bytes. Por isso, o endereço do próximo elementoé obtido somando-se 2 ao endereço do elemento corrente.

Além disso, é necessário usar a instrução lh (load half-word) para carregar o valor de memória.O resultado final continua a ser um valor de 32 bits.

lh $s7,0($s0) # Carregar 1o elementoaddi $t0,$zero,9 # Inicializar contador de iterações

ciclo: addi $s0,$s0,2 # Endereço do próximo elemento (+2)lh $t1,0($s0) # Carregar próximo elementoadd $s7,$s7, $t1 # Adicionar próximo elementoaddi $t0,$t0,-1 # Decrementar contador de iteraçõesbne $t0,$zero,ciclo # Continuar se contador 6= 0... # $s7 contém a soma do todos os elementos



Exercício 6O programa que se segue está escrito em assembly MIPS-32. Suponha que se encontraem memória a partir do endereço 0x400000, ocupado pelo código da primeira instrução(linha 1), e que $ra=0x400008 (return address).

1- ... <- primeira instrução2- add $a0, $a0, $a03- stop: j stop4- subr: andi $a0, $a0, 15- ori $a0, $a0, 16- sll $a0, $a0, 17- jr $ra

Após a execução do programa, o conteúdo dos registos $a0, $pc e $ra, em hexadecimal,pode corresponder a uma das opções seguintes:

1. $a0=2 $pc=0x400008 $ra=0x4000042. $a0=2 $pc=0x400008 $ra=0x4000083. $a0=2 $pc=0x400004 $ra=0x4000084. $a0=4 $pc=0x400008 $ra=0x400004

Aqui, $pc representa o program counter, um registo interno que não é diretamente acessível.Escolha, justificando, a opção que indica os valores corretos dos referidos registos, supondoque a instrução em falta na linha 1 é:

j subra) jal subrb)

a) Neste caso, o código a partir de subr não altera o registo $ra. Logo, após a execução dainstrução jr $ra temos $pc=$ra=0x400008. Portanto, a execução prossegue a partir da linha3, onde fica em ciclo infinito.

O efeito das linhas 4–6 é independente do valor inicial de $a0. A linha 4 força a zero os bits31–1 de $a0. A linha 5 força o bit menos significativo (o bit da posição 0) a 1. A instruçãosll desloca o valor de $a0 de uma posição para a esquerda. Logo $a0=2.

A opção correta é a 2.

b) A instrução jal subr coloca em $ra a posição da instrução seguinte: $ra=0x400004. Aexecução da sub-rotina coloca $a0=2 (ver alínea anterior).

Depois de executar a invocação de subr, a execução prossegue a partir da instrução da linha2, já que a instrução jr $ra coloca $pc=0x400004.

A instrução da linha 2 duplica o valor de $a0, que passa a 4. De seguida, o programa fica aexecutar o ciclo infinito da linha 3 (e, portanto, $pc=0x400008).

A opção correta é a 4.



Exercício 7Apresenta-se a seguir um programa em assembly para o microprocessador MIPS. Na ter-ceira linha do programa é invocada uma rotina, através da instrução jal (jump and link),designada por par. Esta rotina, cujo código não é fornecido, tem como objetivo determi-nar se um número é par. Admita que a rotina recebe esse número no registo $a0 e quedevolve no registo $v0 o valor 1 caso seja par, ou 0 no caso contrário.

addi $a1, $zero, 3addi $s0, $zero, 0

loop: jal par # Chama rotina parbeq $v0, $zero, stepaddi $s0, $s0, 1

step: addi $a0, $a0, 1addi $a1, $a1, -1bne $a1, $zero, loop

end: ...

a) Considerando que antes da execução do programa o registo $a0 possui o valor 8,indique o conteúdo dos registos $v0 e $s0 após a execução do programa.

b) Tendo em consideração a descrição que foi realizada, implemente a rotina par.

a) O programa realiza 3 iterações, incrementando em cada uma delas o valor de $a0, queinicialmente é 8. Em cada iteração é determinada a paridade do valor em $a0 invocando arotina par. Caso o valor em $a0 seja par o registo $s0 é incrementado. No final da execuçãodo programa $(s0)=2, correspondendo aos 2 números pares encontrados (8 e 10), e $(v0)=1,correspondendo ao resultado da paridade do último valor fornecido à rotina par.

b) O bit menos significativo de um número par é 0. A rotina seguinte baseia-se nesta proprie-dade.

par: addi $v0, $a0, 1andi $v0, $v0, 1jr $ra



Exercício 8a) Escreva um fragmento de código assembly que determina se um dado número inteiro

N está presente numa sequência SEQ. Assuma a seguinte atribuição de registos:

- N→$t0- endereço-base de SEQ→$t1- número de elementos de SEQ→$t2- resultado→$t7

b) Converta o fragmento anterior numa sub-rotina chamada pesq (de “pesquisa”). Osargumentos da função seguem a ordem indicada na alínea anterior.

c) Use a sub-rotina anterior num fragmento que determina quantos elementos de umasequência SEQ1 estão presentes noutra sequência SEQ2. Usar a seguinte atribuição deregistos:

- endereço-base de SEQ1→$s0- número de elementos de SEQ1→$s1- endereço-base de SEQ2→$s2- número de elementos de SEQ2→$s3- resultado→$s7

a) O fragmento consiste num ciclo em que se varia o registo $t1 de forma a conter o endereço deelementos sucessivos de SEQ (linha 5). O número de iterações é, no máximo, igual ao númerode elementos de SEQ, que é decrementado de uma unidade em cada iteração (linha 6).

O ciclo pode terminar, quando se encontra um elemento igual ao procurado (linha 4). Nestecaso, a instrução da linha 8 assegura que o resultado (i.e., o valor de $t7) é 1.

Se o valor procurado não existir em SEQ, o ciclo é terminado porque o contador de elementosvem a 0 (linha 2). Neste caso, o valor de $t7 não é alterado, mantendo o valor inicialestabelecido na linha 1.

Esta solução altera os valores iniciais de $t1 e $t2. Esta informação teria que ser preservada,caso fosse necessária noutros lugares do programa. Por exemplo, poderia ser copiada pararegistos livres ou guardada em memória (em variáveis declaradas com a diretiva .word).

1 add $s7 , $zero , $zero #resultado a 02 L1: beq $t2 , $zero , fim #terminar3 lw $t0 , 0($t1) #obter um elemento4 beq $t0 , $a0 , L2 #sair do ciclo se encontrou5 addi $t1 , $t1 , 4 #endereço do próximo elemento6 addi $t2 , $t2 , -1 #ajustar no de elementos7 j L1 #repetir (próximo elemento)8 L2: addi $s7 , $zero , 1 #encontrado: resultado = 19 fim: ...

b) Para transformar o fragmento numa sub-rotina é necessário alterá-lo para corresponder àsconvenções de invocação: os argumentos nos registos $a0–$a3 e o resultado em $v0 (e $v1,se necessário).


Linguagem assembly — Exercícios propostos

Também é preciso garantir as regras de preservação de valores dos registos. A maneira maisfácil é usar a gama de registos $t0–$t7. O código original já faz isso (com exceção dautilização de $s7 para guardar o resultado).A atribuição de registos passa a ser a seguinte:

- N→$a0- endereço-base de SEQ→$a1- número de elementos de SEQ→$a2- resultado→$v0

1 pesq: add $v0 , $zero , $zero2 L1: beq $a2 , $zero , L3 #não há mais elementos3 lw $t0 , 0($a1)4 beq $t0 , $a0 , L2 #elemento igual ao procurado5 addi $a1 , $a1 , 4 #posição elemento seguinte6 addi $a2 , $a2 , -1 #decrementar no de elementos7 j L1 #tratar do elemento seguinte8 L2: addi $v0 , $zero , 1 #elemento encontrado9 L3: jr $ra

c) O fragmento consiste num ciclo em que se “percorre” a sequência SEQ1. As linhas 2–3 verificamse existem elementos a processar. Em caso afirmativo, obtém-se o próximo elemento dememória; as linhas 9–10 procedem à atualização do contador de elementos e do endereço dopróximo elemento.A sub-rotina pesq é usada para procurar um dado elemento de SEQ1 em SEQ2. As linhas3–5 preparam a invocação da sub-rotina, colocando os argumentos nos registos apropriados(valor a procurar em $a0, endereço-base de SEQ2 em $a1 e número de elementos de SEQ2 em$a2).As linhas 7–8 processam o resultado da invocação (registo $v0). Se o valor foi encontradoem SEQ2, o contador $s7 é incrementado de uma unidade.

1 add $s7 , $zero , $zero #inicializar contador2 ciclo: beq $s1 , $zero , stop #mais elementos de SEQ1?3 lw $a0 , 0($s0) #obter um elemento de SEQ14 add $a1 , $s2 , $zero #onde pesquisar5 add $a2 , $s3 , $zero #no de elementos a pesquisar6 jal pesq #invocar sub -rotina7 beq $v0 , $zero , cont #saltar , se não encontrou8 addi $s7 , $s7 , 1 #encontrou: contabilizar9 cont: addi $s1 , $s1 ,-1 #decrementar contador de SEQ1

10 addi $s0 , $s0 , 4 #endereço de próximo11 # elemento de SEQ112 j ciclo #repetir13 stop: ...




Exercício 9Para as seguintes expressões aritméticas (números inteiros de 32 bits), especifique um mapea-mento de variáveis para registos e o fragmento de código assembly MIPS-32 que as implementa.

f = g + ( j + 2)a) k = a + b - f + d - 30b)

f = g + h + A[4]c) f = g - A[B[10]]d)

f = k - g + A[h + 9]e) f = g - A[B[2] + 4]f)

Exercício 10Para os seguintes fragmentos de código assembly MIPS-32, indique as expressões simbólicascorrespondentes, bem como o correspondente mapeamento entre registos e variáveis.

a) add $s0,$s0,$s1add $s0,$s0,$s2add $s0,$s0,$s3add $s0,$s0,$s4

b) lw $s0,4($s6)

c) Assumir que $s6 contém o endereço-base da sequência A[].

addi $s6, $s6, -20sll $t0, $s1, 2add $s6, $s6, $t0lw $s0, 8($s6)

Exercício 11Para as seguintes instruções em código-máquina MIPS-32, determine as instruções assemblycorrespondentes. Indique o tipo de codificação, bem como os valores de todos os campos.

0xAE0BFFFCa) 0x8D090012b)


$t0 = 0x55555555 $t1 = 0x12345678

Determine o valor de $t2 após a execução das sequências de instruções seguintes.

a) sll $t2, $t0, 4or $t2, $t2, $t1

b) sll $t2, $t0, 4andi $t2, $t2, -1



c) srl $t2, $t0, 3andi $t2, $t2, 0xFFEF

Exercício 13Considere o seguinte fragmento de código assembly MIPS-32:

L1: sw $t4,0($t5)sll $t4,$t4,4addi $t5, $t5, 4bne $t4,$zero, L1

Assuma os seguintes valores iniciais:

$t4 = 0x12345678 $t5 = 2000

a) Explique como é alterada a memória durante a execução do programa. Apresente um dia-grama do conteúdo da memória alterada pela execução do programa.

b) Supondo que o código do fragmento está alojado a partir da posição de memória 0x00400000,apresente o código-máquina correspondente.

Exercício 14Os processadores RISC como o MIPS implementam apenas instruções muito simples. Esteproblema aborda exemplos de hipotéticas instruções mais complexas.

a) Considere uma instrução hipotética abs que coloca num registo o valor absoluto de outroregisto.

abs $t2, $t1 é equivalente a $t2 ← |$t1|

Apresente a mais curta sequência de instruções MIPS-32 que realiza esta operação.

b) Repita a alínea anterior para a instrução sgt, em que sgt $t1, $t2, $t3é equivalente a se $t2 > $t3 então $t1 ← 1 senão $t1 ← 0.

Exercício 15Numa zona de memória (endereço-base em $s4) está uma sequência de bytes diferentes de 0. Asequência de bytes é terminada por um byte a zero.

Escreva um fragmento de código assembly que determina o número de bytes da sequência.O byte 0 final não entra para a contagem. O resultado deve ser guardado em $s0.

Exercício 16Considerar os seguintes fragmentos de código assembly.

Fragmento 1: LOOP: slt $t2,$zero,$t1bne $t2,$zero,ELSEj DONE

ELSE: addi $s2, $s2, 2addi $t1, $t1, -1j LOOP

DONE: ...



Fragmento 2: LOOP: addi $t2, $zero, 0xALOOP2: addi $s2, $s2, 2

addi $t2, $t2, -1bne $t2, $zero, LOOP2addi $t1, $t1, -1bne $t1, $zero, LOOP

DONE: ...

a) Assumir a seguinte situação inicial: $t1=10 e $s2=0. Determinar, para cada fragmento, ovalor final de $s2.

b) Assuma agora que $t1=N (com N>0). Determinar, para cada fragmento, o número de instru-ções executadas em função de N.

Exercício 17Escrever um fragmento para determinar se duas sequências de números inteiros (32 bits) têm omesmo conteúdo. As sequências têm 100 elementos. Usar a seguinte atribuição de registos:

endereço-base da sequência A → $s4endereço-base da sequência B → $s5

O resultado, a guardar em $s0, deve ser 1, se as duas sequências tiverem o mesmo conteúdoou 0 no caso contrário.

Exercício 18Escreva um fragmento de código assembly MIPS-32 para determinar quantos números ímparesestão contidos numa sequência de 50 números inteiros (de 32 bits). Assuma que o endereço-baseda sequência está contido no registo $s0. O resultado deve ficar no registo $s7.

Exercício 19Considere uma sequência de 50 números inteiros armazenada em memória a partir do endereçocontido no registo $t0. Escreva um fragmento de código assembly que determine o valor mínimocontido na sequência, guardando-o em $t7.

Exercício 20Pretende-se escrever um programa que permita realizar diversas tarefas envolvendo sequências denúmeros inteiros em memória. Para que o programa resulte estruturado e o código seja facilmentereutilizado, o seu desenvolvimento deve basear-se na chamada de sub-rotinas, realizando cadauma destas sub-rotinas uma tarefa específica.

Construa o programa que realiza as tarefas a seguir descritas, escrevendo uma sub-rotinapara cada tarefa.

Nota: deve gerir a utilização de registos por forma a que uma sub-rotina não estrague oconteúdo de registos usados por outras sub-rotinas.

a) Somar todos os elementos de uma sequência.

b) Determinar o número de elementos ímpares da sequência.

c) Determinar o número de elementos que são iguais ou superiores a um valor dado.

d) Determinar se duas sequências com o mesmo comprimento são iguais.


7 Organização do processador MIPS

Os exercícios seguintes e respetivas figuras foram extraídos ou adaptados do livro “ComputerOrganization and Design – The Hardware/Software Interface”, Hennessy & Patterson, 4a edição.


Exercício 1Considere o CPU da figura 7.1. Determine o valor de todos os sinais de controlo durantea execução da seguinte instrução:

add $t0, $s0, $s1

Indique também quais os componentes com funções úteis.

Read register 1

Read register 2

Write register

Write data

Write data

Registers

ALU

Add

Zero

MemRead

MemWrite

RegWrite

PCSrc

MemtoReg

Read data 1

Read data 2

Sign extend

16 32

Instruction [31:0] ALU

result

Add

ALU result

M u x

M u x

M u x

ALUSrc

Address

Data memory

Read data

Shift left 2

4

Read address

Instruction memory

PC

1

0

0

1

0

1

M u x

0

1

ALU control

ALUOpInstruction [5:0]

Instruction [25:21]

Instruction [15:11]

Instruction [20:16]

Instruction [15:0]

RegDst

Figura 7.1: CPU com multiplexadores e sinais de controlo


Organização do processador MIPS — Exercícios resolvidos

Os valores dos sinais de controlo são determinados pela operação efetuada, que estabelece aforma como os recursos do CPU são usados.

A instrução add usa dois registos como fonte de operandos e um como destino do resultado.Como a instrução altera o banco de registos (para guardar o resultado da soma), deve ter-seRegWrite=1. Como o valor que é guardado no registo provém da ALU e não da memória, tem-seMemtoReg=0. Nas instruções tipo R, a especificação do registo de destino é feita pelos bits 11 a15 da instrução, pelo que RegDst=1.

Esta instrução não acede a memória, seja para leitura, seja para escrita. Por isso, MemRead=0e MemWrite=0. Como também não é um salto condicional, Branch=0, o que implica PCSrc=0(porque PcSrc = AND(Zero, Branch)).

A instrução add usa a ALU para realizar a operação (adição) sobre dois operandos prove-nientes de registos. Um operando da ALU provém sempre do banco de registos; a origem dosegundo é determinada pelo sinal ALUSrc. Como neste caso o segundo operando também provémdo banco de registos, tem-se ALUSrc=0.

A operação da ALU é controlada pelo sinal de 2 bits ALUOp. Como se trata de uma instruçãodo tipo R, tem-se ALUOp=102.

Esta instrução não afeta o fluxo de instruções, pelo que PCSrc=0.Todos os módulos têm funções úteis, exceto a memória da dados (Data memory), o módulo

de extensão de sinal (Sign extend), o módulo de deslocamento (Shift left 2) e o somadorusado para calcular o destino dos saltos relativos (Add ligado a Shift left 2).

Exercício 2Suponha que a unidade de controlo usada com o CPU da figura 7.1 possui um defeito defabrico que faz com que um determinado sinal de controlo tenha o valor fixo 0. Indique,justificando, quais as instruções que deixam de funcionar corretamente, considerando queo defeito ocorre em:

RegWritea) ALUop1b)

Para que uma instrução não funcione como esperado é necessário que o sinal, em operaçãocorreta, assuma um valor diferente daquele que é imposto pelo defeito de fabrico.

a) Como o defeito de fabrico impõe sempre RegWrite=0, todas as instruções que requeremRegWrite=1 funcionarão incorretamente. As instruções com RegWrite=1 são as que alteramo conteúdo de um registo: as instruções do tipo R e as instruções lw e addi.

b) O sinal ALUOp1=1 somente para as instruções lógico-aritméticas. Como o defeito impõeALUOp1=0, a ALU comporta-se nestas instruções como se estivesse a efetuar um cálculo deendereços, i.e., a efetuar uma adição. Logo, o defeito de fabrico impede todas as instruçõeslógico-aritméticas, exceto a adição, de funcionarem corretamente: sub, and, or, slt.



Exercício 3Processadores podem apresentar defeitos de fabrico. Suponha que se pretende detetar seum CPU tem um certo defeito procedendo da seguinte forma:

1. preencher PC, registos e memória de instruções com valores selecionados apropria-damente;

2. executar uma única instrução;3. ler os valores de PC, registos e memória de dados.

Os valores lidos são examinados para determinar se uma dada falta está presente ou não.

a) Apresente um teste que permita determinar se o bit 7 da saída da memória de instru-ções está sempre a 0 (stuck-at0).

b) Repita a alínea anterior para uma falta stuck-at1 (saída sempre a 1). É possível usarum único teste para os dois casos? Se sim, como; se não, porquê?

Para detetar um defeito é preciso provocar uma situação em que o sinal afetado assuma normal-mente o valor complementar daquele que é imposto pelo defeito.

a) Este defeito afeta o bit 7 das instruções obtidas de memória. Nas instruções de tipo R, estebit pertence ao campo shamt, que não é usado por nenhuma das instruções implementadas.Por isso, é necessário usar uma instrução do tipo I. Uma solução possível:

addi $t0, $zero, 128

Na ausência de defeito, o registo $t0 tomará o valor 128. Na presença do defeito, tomará ovalor 0: 12810 = 100000002 transforma-se em 000000002, se o bit 7 (o oitavo bit da instrução)for forçado a 0.

b) Por um raciocínio análogo ao da alínea anterior, é necessário usar uma constante com o bit7 a zero. Por exemplo: addi $t0, $zero, 0.

Na ausência de defeito, o registo $t0 toma o valor 0; no caso contrário, toma o valor 128.

Não é possível testar simultaneamente a presença de um ou outro defeito, porque isso exigiriausar uma única instrução para impor condições opostas no local do defeito.

Exercício 4A tabela seguinte indica a latência máxima dos blocos usados na implementação do CPUconforme indicado na figura 7.1.

I-Mem Add Mux ALU Regs D-Mem Controlo

400 ps 100 ps 30 ps 120 ps 200 ps 350 ps 100 ps

A latência dos restantes módulos é nula.Determine o caminho crítico (caminho de propagação de sinais com maior latência) paraa instrução and.



É preciso encontrar o caminho ao longo do qual a propagação de sinais demora mais. O tempode propagação deve ser contado a partir da saída do registo PC (que muda no início de cadaciclo). Para cada instrução, existem duas tarefas a realizar:

1. Calcular o endereço da próxima instrução.2. Realizar a operação da instrução corrente.

Estas duas tarefas são independentes, exceto no caso das instruções que alteram o fluxo deinstruções (saltos condicionais e incondicionais). Para a instrução and as tarefas são indepen-dentes.

Para calcular o tempo de propagação associado a cada módulo, é preciso determinar o res-petivo sinal de entrada que é atualizado em último lugar. Para um módulo de latência L comN entradas relavantes cujos valores estejam atualizados nos instantes t1, t2, . . . , tn, e latênciamáxima L, a saída estará atualizada no instante t = max(t1, t2, . . . , tn) + L.

Por exemplo, a saída da memória de instruções (I-MEM) está atualizada 400 ps após o inícioda instrução. A unidade de controlo (Control) atualiza todos os sinais de controlo no instante

400 ps + 100 ps = 500 ps

Para determinar o caminho crítico, é preciso determinar qual das duas tarefas demora mais.(1a tarefa) A propagação de dados relativos ao cálculo do próximo endereço passa pelos

seguintes módulos:Add → Mux

A saída de Add está atualizada após 100 ps.As entradas relevantes de Mux são a saída do 1o somador e o sinal de controlo. Este último

está atualizado no instante t = 500 ps, conforme calculado anteriormente. Portanto, a saída deMux está atualizada em

t = max(100 ps, 500 ps) + 30 ps = 530 ps

Portanto, o endereço da próxima instrução está calculado após 530 ps.(2a tarefa) A realização da operação utiliza os seguintes módulos:

I-Mem → Regs → Mux → ALU → Mux

O 1o Mux é o da entrada da ALU, o 2o é o que está à saída da memória D-Mem.As saídas de Regs estão prontas no instante

t = 400 ps + 200 ps = 600 ps

No instante t = 600 ps já todos os sinais de controlo estão atualizados, o que implica que,daqui para a frente, estes já não influenciam o cálculo do tempo de propagação.

Portanto, o resultado da operação está pronto (i.e., disponível na entrada Write data dobanco de registos) no instante

t = 600 ps + 30 ps + 120 ps + 30 ps = 780 ps

Falta verificar se as demais entradas relevantes do módulo Regs está atualizadas neste ins-tante. A entrada RegWrite está atualizada desde o instante 500 ps, porque é um sinal de controlo.A entrada Write register está pronta desde o instante 400 ps + 30 ps = 430 ps. Portanto, aentrada Write data é a última a ficar atualizada.

Concluindo, o caminho crítico é I-Mem → Regs → Mux → ALU → Mux, com um tempo depropagação de 780 ps.



Exercício 5Assuma que o processador da figura 7.1 recebe a seguinte instrução:

1000 1100 0100 0011 0000 0000 0001 0000

a) Indique os valores das saídas dos componentes Sign-extend e Shift-left2.

b) Indique os valores de entrada da unidade de controlo da ALU.

c) Qual é o valor de PC depois da execução da instrução?

Assuma agora que o conteúdo dos registos é o seguinte:

$0 $1 $2 $3 $4 $5 $6 $8 $12 $31

0 1 4 3 -4 5 6 8 1 -32

d) Indique os valores de saída de cada multiplexador.

e) Indique os valores de entrada da ALU e dos dois somadores.

f) Indique os valores de todas as entradas do banco de registos.

A resolução usa a figura 7.1 como referência.

a) O componente Sign-extend tem à entrada os 16 bits menos significativos da instrução 0x0010e produz uma valor de 32 bits por extensão de sinal: 0x00000010.

O componente Shift-left2 produz à saída o valor da entrada (0x00000010) deslocado de2 bits para a esquerda: 0x00000040.

b) Para responder às alíneas seguintes é necessário saber de que instrução se trata (para seconhecerem os valores dos sinais de controlo).

O valor de opcode é: 1000112 = 2316, logo trata-se de uma instrução lw (tipo I).

Para a instrução lw, a ALU é usada para calcular o endereço dos dados fazendo uma adição:ALUop=00.

c) Como a instrução lw não altera o fluxo de instruções, PC ← PC + 4.

d) Descodificando a instrução, tem-se:

012345678910111213141516171819202122232425262728293031

100011 00010 00011 0000000000010000


Portanto, rs=2 e rt=3. A instrução completa é: lw $3,16($2).

Como a instrução usa a ALU para calcular a soma $2+16, o multiplexador à entrada da ALUseleciona a constante (após extensão de sinal): a saída desse multiplexador tem o valor 16.

Como na instrução lw o registo de destino é especificado pelos bits 16 a 20, o multiplexadorque alimenta a entrada Write register seleciona esse campo da instrução. Logo, a suasaída é 000112.


Organização do processador MIPS — Exercícios propostos

A instrução lw transfere um valor de memória para um registo. Portanto, a saída do mul-tiplexador controlado por MemtoReg tem o valor proveniente da posição de memória lida(endereço $2+16 = 4+16 = 20).

Esta instrução não altera o fluxo de instruções. Portanto, a saída do multiplexador controladopor PCSrc é igual a PC+4.

e) A entrada superior da ALU tem o valor do endereço-base (registo $2): 4.

A entrada inferior da ALU tem a constante 16.

As entradas do somador da esquerda são: PC e 4.

As entradas do somador de destino de saltos são: PC+4 e o valor da constante multiplicadopor 4 (efeito do deslocamento de 2 bits para a esquerda) 16× 4 = 64.

f) Os valores das entradas do banco de registos são:

• Read register 1: valor de rs: 2.

• Read register 2: valor de rt: 3.

• Write register: valor de rt: 3.

• Write data: valor lido de memória (do endereço 20).

• RegWrite: 1 (sinal de controlo para habilitar o armazenamento do novo valor).


Exercício 6Considere o CPU da figura 1. Determine o valor de todos os sinais de controlo durante a execuçãodas instruções indicadas a seguir. Indique também quais os componentes com funções úteis.

lw $t3,64($s7)a) sw $s0,256($t2)b)

beq $s0,$t2, -5c)

Exercício 7Suponha que a unidade de controlo usada com o CPU da figura 7.1 possui um defeito de fabricoque faz com que um determinado sinal de controlo tenha o valor fixo 0. Indique, justificando,quais as instruções que deixam de funcionar corretamente, considerando que a falha ocorre em:

PCSrca) MemWriteb)

Exercício 8A tabela seguinte indica a latência máxima dos blocos usados na implementação do CPU indicadona figura 7.1.

I-Mem Add Mux ALU Regs D-Mem Controlo

400 ps 100 ps 30 ps 120 ps 200 ps 350 ps 100 psDetermine o caminho crítico (caminho de propagação de sinais com maior latência) para as

instruções seguintes, bem como o tempo de propagação correspondente.

lwa) beqb)



FIGURE 4.24 The simple control and datapath are extended to handle the jump instruction. An additional multiplexor (at the upper right) is used to choose between the jump target and either the branch target or the sequential instruction following this one. This multiplexor is controlled by the jump control signal. The jump target address is obtained by shifting the lower 26 bits of the jump instruction left 2 bits, effectively adding 00 as the low-order bits, and then concatenating the upper 4 bits of PC + 4 as the high-order bits, thus yielding a 32-bit address. Copyright © 2009 Elsevier, Inc. All rights reserved.

Readregister 1

Writedata

Registers

ALU

Add

Zero

Readdata 1

Readdata 2

Sign-extend

16 32

Instruction[31–0] ALU

result

Add

ALUresult

Mux

Mux

Mux

Address

Datamemory

Readdata

Shiftleft 2

4

Readaddress

Instructionmemory

PC

1

0

0

1

0

1

Mux

0

1

ALUcontrol

Instruction [5–0]

Instruction [25–21]





RegDstJumpBranchMemReadMemtoRegALUOpMemWriteALUSrcRegWrite

Control

Readregister 2

Writeregister

Writedata

Mux

1

0

Shiftleft 2

Instruction [25–0] Jump address [31–0]

26 28 PC + 4 [31–28]

Figura 7.2: CPU com suporte para saltos incondicionais.

Exercício 9Pretende-se implementar a instrução jr (jump register). Indique quais os elementos e sinaisde controlo que devem ser acrescentados. Defina os valores dos sinais de controlo para a novasituação. Use o circuito da figura 7.1 como referência, tomando em consideração a abordagemseguida no tratamento de saltos incondicionais (figura 7.2).

Exercício 10Considere a instrução lw $t0, 40($s0). (Para responder às questões seguintes refira-se à fi-gura 1.)

a) Apresente o código-máquina correspondente.

b) Qual é o número de registo fornecido à entrada Read register 1? O valor deste registo éusado?

c) Responda à mesma questão para a entrada Read register 2.

d) Qual é o número de registo fornecido à entrada Write register? O valor deste registo érealmente alterado?

e) Quais são os valores dos sinais de controlo RegDst e MemRead?

f) Responda às alíneas anteriores para a instrução:



Label: bne $t0, $t1, Label

Exercício 11Pretende-se projetar a unidade de controlo para uma implementação do CPU em que os compo-nentes têm a seguinte latência máxima:

I-Mem Add Mux ALU Regs D-Mem Sign-extend Shift-left2 ALU Ctrl

400 ps 100 ps 30 ps 120 ps 200 ps 350 ps 20 ps 0 ps 50 ps

a) Determine o tempo disponível para a unidade de controlo gerar o sinal MemWrite sem au-mentar o caminho crítico da implementação.

b) Determine qual é o sinal de controlo que pode demorar mais a ser gerado e qual é o tempo deque a unidade de controlo dispõe para esse efeito sem aumentar a latência da implementação.

c) Determine qual é o sinal de controlo que pode demorar menos a ser gerado (sinal crítico) equal é o tempo de que a unidade de controlo dispõe para esse efeito sem aumentar a latênciada implementação.


8 Memória Cache


Exercício 1Considere uma memória cache do tipo direct-mapped, com 8 blocos e 1 palavra por bloco.Complete a seguinte tabela, que representa a evolução do estado da memória cache paraos dez acessos consecutivos indicados. Inicialmente, a memória cache está vazia. Osendereços são endereços de palavras.Apresente também o conteúdo da memória cache após o último acesso.

Acesso Endereço Hit/Miss Conteúdo do blocoinicial final

1 222 263 224 265 166 37 168 89 2710 10

Como a memória tem 8 blocos, o índice do bloco é definido pelo resto da divisão do endereçopor 8.

O efeito da sequência de acessos é descrito a seguir. A operação de obtenção do resto érepresentada por %:

a % b = resto da divisão de a por b.

1. Endereço 22 →posição 22 % 8 = 6; falha (miss); cache[6] ←mem[22].


3. Endereço 22 →posição 22 % 8 = 6; acerto (hit); cache[6] tem conteúdo de mem[22].





Memória Cache — Exercícios resolvidos


8. Endereço 8→posição 8 % 8 = 0; falha (miss); cache[0] tinha conteúdo de mem[16]; cache[0]←mem[8].

9. Endereço 27 →posição 27 % 8 = 3; falha (miss); cache[3] tinha conteúdo de mem[3];cache[3] ←mem[27].

10. Endereço 10 →posição 10 % 8 = 2; falha (miss); cache[2] tinha conteúdo de mem[26];cache[2] ←mem[10].

Portanto, a tabela fica:

Acesso Endereço Hit/MissConteúdo do blocoinicial final

1 22 M - mem[22]2 26 M - mem[26]3 22 H mem[22] mem[22]4 26 H mem[26] mem[26]5 16 M - mem[16]6 3 M - mem[3]7 16 H mem[16] mem[16]8 8 M mem[16] mem[8]9 27 M mem[3] mem[27]10 10 M mem[26] mem[10]

O conteúdo final da memória cache é:

Bloco Conteúdo0 mem[8]1 -2 mem[10]3 mem[27]4 -5 -6 mem[22]7 -

Exercício 2Um processador funciona a 2 GHz e possui uma memória cache unificada. A taxa defalhas no acesso à cache é 9% e o tempo de acesso à memória principal é 50 ns.

a) Calcule a penalidade de falha em ciclos.

b) Medições efetuadas para um conjunto de benchmarks revelaram que o número de ciclosde protelamento em acessos a memória (por instrução) é CPIprot = 12.

Determine a percentagem de instruções que acede a dados.


Memória Cache — Exercícios propostos

a) Para obter a penalidade de falha em ciclos, determina-se o número de ciclos que o processadorexecuta durante o tempo de acesso a memória principal.

T =1

F= 0,5 ns logo pf =

50

0,5= 100

b) Seja na o número de acessos a memória por instrução e tf a taxa de falhas.

O número médio de ciclos gastos em protelamento devidos a falhas no acesso a cache é:

CPIprot = tf × pf × na

Portanto:na =

CPIprot

tf × pf,

o que implica

na =12

0,09× 100=

4

3

Cada instrução requer obrigatoriamente um acesso para a sua obtenção. Acessos adicionaissão necessariamente acessos a dados. Então, o número médio de acessos a dados é: na− 1 =13 = 33,3%.


Alguns exercícios foram extraídos ou adaptados do livro “Computer Organization and Design –The Hardware/Software Interface”, Hennessy & Patterson, 4a edição.Exercício 3Considere a seguinte sequência de endereços acedidos sucessivamente durante a execução de umprograma num sistema com endereços de 8 bits:

1, 134, 212, 1, 135, 213, 162, 161, 2, 44, 41, 221

Admita que o sistema dispõe de uma memória cache de mapeamento direto com 16 blocos,1 byte/bloco. Para cada um dos acessos apresente o endereço em binário, a etiqueta e o índice.Indique também se o acesso provoca uma falta ou um acerto na memória cache, assumindo queestá inicialmente vazia.

Exercício 4Um CPU tem endereços de 18 bits e uma memória cache de mapeamento direto para palavras(32 bits). A memória cache tem 16 posições. A política de escrita é write-through. O conteúdoinicial da memória cache está indicado na tabela (em hexadecimal).



conteúdo etiqueta v0 12345678 abc 11 6548feab 123 12 3c1f56fd 678 13 afd12498 567 04 6198fa34 b7c 15 1929aaaa 8d1 06 bbabeedd cd3 17 1123aa56 456 18 7611432a 001 19 ffffeffe 877 110 ddedd556 777 011 4444cccc 198 112 7627abed fdf 113 8768888a 479 114 71672912 655 015 22256733 111 1

a) Determine o número de bits da etiqueta e do índice. Qual é o espaço de endereçamento?Qual a quantidade máxima de memória usável num sistema baseado neste CPU?

b) Indique as alterações da memória cache para a seguinte sequência de acessos (L=leitura,E=escrita):

tipo endereço valor

L 2df10 –L 23454 –L 3f7b0 –E 048c4 1212ababE 3f7d0 00001111E 1dde8 aaaabbbb

Exercício 5Assuma que o CPU do problema anterior é usado com uma memória cache também semelhanteà anterior, mas que usa a política de escrita write-back. O conteúdo inicial da memória cacheestá indicado na tabela (em hexadecimal).



conteúdo etiqueta v d0 12345678 abc 1 11 6548feab 123 0 02 3c1f56fd 678 1 03 afd12498 567 0 04 6198fa34 b7c 1 05 1929aaaa 8d1 0 16 bbabeedd cd3 1 17 1123aa56 456 1 08 7611432a 001 1 19 ffffeffe 877 1 110 ddedd556 777 0 011 4444cccc 198 1 112 7627abed fdf 0 113 8768888a 479 1 014 71672912 655 0 015 22256733 111 1 0

a) Explique a finalidade do campo d.

b) Indique as alterações da memória cache para a seguinte sequência de acessos (L=leitura,E=escrita):

tipo endereço valor

L 2df10 –E 2df10 33334444E 10c64 9999aaaaL 23454 –L 3f7b0 –E 21de4 bbbb7777E 2afdc 1212ababE 3f7b0 00001111

Exercício 6Para cada um dos sistemas indicados a seguir considere que o tempo de acesso a memória principalé de 70 ns e que 36% das instruções acedem a dados em memória. O acesso a memória principaltem início após falta de acesso à memória cache.

Processador Tamanho Taxa de faltas Tempo de acerto

P1 1KiB 11,4% 0,62 nsP2 2KiB 8,0% 0,66 ns

a) Assumindo que é o tempo de acerto que determina o período de relógio, determine as frequên-cias de operação dos dois sistemas.

b) Determine o tempo médio de acesso à memória para os dois casos.

c) Assumindo um CPI básico de 1, qual é o CPI de cada um dos processadores? Qual é oprocessador mais rápido?



Exercício 7Um CPU (com F=1GHz) está equipado com memórias cache para instruções e para dados, cujastaxas de faltas são, respetivamente, 5% e 10%. O tempo de acesso a memória principal é 80 ns(a acrescentar ao tempo de acesso a memória cache).

Em média, 40% das instruções de um programa acedem a dados (i.e., são load ou store).

a) Determine a taxa de faltas global da memória cache em número de faltas por 1000 instruções.

b) Suponha que se pretendia equipar o CPU com uma memória cache unificada. Determine amáxima taxa de faltas desta alternativa para que ela apresente o mesmo desempenho que aversão split cache.

c) Assuma que, na ausência de faltas de cache, o CPU tem CPIideal=1,2. Determine o CPIefetivo para os seguintes casos:

i) sistema sem memória cache;

ii) sistema com memória cache.


9 Soluções dos exercícios propostos

9.1 Aritmética binária

Exercício 91000000002; 100Ha)

111111111112; 7FFHb)

11000,012; 18,4Hc)

A parte fracionária não tem representação finita. Usando 4 bits para a parte fracionária, asolução é: 100,00112; 4,3H.

d)

1610; 10He)

4,12510; 4,2Hf)

111102; 3010g)

4398110; 10101011110011012h)

171,7510; 10101011,112i)

456Hj)

Exercício 10a) 10011102

b) 1010,0012

c) 10012

d) 101012

e) 11110102

f) 11000100,012

g) 1011002


Soluções dos exercícios propostos — Aritmética binária

Exercício 11a) 3 = 00112; 2 = 00102; −3 = 10112

b) 3 + 2 = 01012; 2 + (−3) = 10012

c) Impossível: 14 não é representável.

Exercício 12Sinal e grandeza: [−7; 7]; complemento para 2: [−8; 7]

Exercício 13SG: 000100102; C2: 000100102a) SG: 001100012; C2: 001100012b)

SG: 101100012; C2: 110011112c) SG: 100000112; C2: 111111012d)

SG: 111001002; C2: 100111002e) SG: 011100112; C2: 011100112f)

SG: 111111112; C2: 100000012g) SG: impossível; C2: 100000002h)


b) Não ocorre overflow ; a diferença de números com o mesmo sinal é sempre representável.

Exercício 15a) 100000012; resultado correto (não ocorre overflow).

b) 010111112; resultado errado (ocorre overflow).

c) 000000002; resultado correto (não ocorre overflow).

Exercício 16a) X SS: 227; C2: −29

Y SS: 72; C2: 72

b) SS: 100101011; resultado errado (ocorre overflow).C2: 00101011; resultado correto (não ocorre overflow).

Exercício 17a) PH =7A; Q10 =34

b) i) 00111002; resultado errado, pois a soma necessita de 8 bits (há overflow).

ii) 00111002; resultado correto, a soma é representável (não há overflow).


Soluções dos exercícios propostos — Vírgula flutuante


b) −92

c) M −N = 101001102; resultado errado (ocorre overflow).

N −M = 010110102; resultado errado (ocorre overflow).

Exercício 19a) S = −56; T = 17

b) S = 101110002; T = 000100012

c) S + T = 101001112; resultado correto (não há overflow ao somar as grandezas).

Exercício 20a) Y = 49H; Z = 100111102

b) 010110102; ocorre overflow, i.e., o resultado está errado (a soma de números negativos nãopode ser positiva).

c) 010000112

9.2 Vírgula flutuante

Exercício 71,011000000000000000000002a) 000001002b)

−22,0c)

Exercício 841FA0000Ha) BF200000Hb) 00000000Hc) 44805000Hd)

Exercício 9a) A: 42040000H; B: C0380000H

b) i) A+B: 41F10000H

ii) B −A: C20F8000H

iii) 3×B: C10A0000H

c) A+B = 30,125 B −A = −35,875 3×B = −8,625.

Exercício 1040000000Ha) 42150000Hb) C2250000Hc) C29D0000Hd)


Soluções dos exercícios propostos — Circuitos combinatórios

Exercício 11010000010011101000000000000000002a) 41460000H (falta indicar os passos)b)

Exercício 12110000010010010000000000000000002a) 13,2510 (falta indicar os passos)b)

Exercício 13C1400000Ha) C2080000H (falta mostrar os passos).b)

Exercício 14Opção A.

9.3 Circuitos combinatórios

Exercício 10a) F (A,B,C,D,E) = A·B + C ·E

b) F (A,B,C) = A·C

c) G(A,B,C) = A·B +A·C

d) F (A,B,C,D) = B ·C +A·C ·D

e) F (W,X, Y, Z) = W +X ·Z +X ·Y

f) F (A,B,C,D) = A·C + C ·D

Exercício 11A B C F

0 0 0 10 0 1 00 1 0 10 1 1 01 0 0 11 0 1 11 1 0 01 1 1 0

a) X Y Z G

0 0 0 10 0 1 00 1 0 10 1 1 01 0 0 11 0 1 11 1 0 01 1 1 1

b) W X Y Z F

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 10 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0

c)



Exercício 12X Y Z F

0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0

a) F = (X+Z)·(X+Y +Z).b) —c)

Exercício 13Y = A+B.a) —b)

Exercício 14F = A·B + Ca) A B C F

0 0 0 10 0 1 00 1 0 10 1 1 11 0 0 11 0 1 01 1 0 11 1 1 0

b) Nota: usar a expressão simplificada.c)

Exercício 15a) X Y Z F

0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 01 1 1 0

F = (X + Y + Z)·X



b) A B C D G

0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1

G = A·B +A·B ·C ·D +A·B ·C ·D +A·B ·C ·D +A·B ·C ·D +A·B ·C ·D

Exercício 16Nota: construir tabela de verdade, exprimir G na forma de produto de somas e simplificar.

G = (A+B)·(A+ C)·(A+B + C)

Exercício 17a) A B S F

0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 11 0 1 01 1 0 11 1 1 1

b) F (A,B, S) = A·S +B ·S.

c) Nota: desenhar circuito lógico que realiza F (A,B, S).

d) G(X,Y, S) = X ·Y +X ·S + Y ·S.

e) Nota: deduzir expressão da função realizada pelo circuito e simplificar. Alternativamente,pode ser construída a tabela de verdade a partir da expressão deduzida do circuito e daexpressão obtida na alínea anterior, com fins comparativos.



Exercício 18A3 A2 A1 A0 S

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 11 1 0 1 01 1 1 0 01 1 1 1 0

a) S = A3 ·A1 ·A0b)

Exercício 19a) A B Ci Co S

0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1

b) S(A,B,Ci) = A·B ·Ci+A·B ·Ci+A·B ·Ci+A·B ·Ci.

Co(A,B,Ci) = A·B ·Ci+A·B ·Ci+A·B ·Ci+A·B ·Ci.

c) Nota: para ambas as funções, S e Co, deduzir expressão da função realizada pelo circuitoe simplificar. Alternativamente, pode ser construída a tabela de verdade a partir das ex-pressões deduzidas do circuito e das expressões obtidas na alínea anterior, verificando-se quecoincidem. Esta segunda opção poderá ser a mais simples.

d) Co = 1, w3 = 1, w2 = 1, w1 = 0, Ci = 0, S3 = 1, S2 = 0, S1 = 0 e S0 = 0.



Exercício 20A1 A0 B1 B0 MAIOR

0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 11 0 0 1 11 0 1 0 01 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 0

a) MAIOR = A1·B1+A0·B1·B0+A1·A0·B0.b)

Exercício 21O circuito determina o máximo de A e B.

Exercício 22a)

MUX4:1

D0

D1

D2

D3

Y

S1S0

0

0

0

1

A.B

A B

b)MUX4:1

D0

D1

D2

D3

Y

S 1 S 0

0

1

0

1F(X,Y)

X Y

c) Por exemplo, sendo F uma função definida por:


Soluções dos exercícios propostos — Circuitos sequenciais

X Y Z F

0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 11 1 1 0

então o circuito resultante será:

MUX4:1

D0

D1

D2

D3

Y

S 1 S 0

1

0F(X,Y,Z)

X Y

Z

Exercício 23a) AB = 01 ⇒ Lvm = 0, Llj = 1 e Lvr = 0.

AB = 11 ⇒ todas as lâmpadas se mantêm desligadas, pois a saída que fica ativa é Y3 enão é usada.

b) É impossível ter simultaneamente duas saídas de um descodificador binário ativas.

9.4 Circuitos sequenciais

Exercício 6

CLK

D

X

Q


Soluções dos exercícios propostos — Circuitos sequenciais

Exercício 7a) D(J,K,Q) = J ·Q+K ·Q

b)

CLK

J

K

Q

Exercício 8a) D0 = EN ⊕Q0 e D1 = EN ·Q0 ⊕Q1

b)

CLK

EN

Q0

Q1

c) Estado 00 (estado inicial).

Exercício 9a) 0101001101000010.

b) A saída do contador fornece o número de transições de valor lógico da entrada X, até aomáximo de 15.

Exercício 10a) 4 bytes.

b) Descodificador binário.

c) O conteúdo do registo 1 passa a ser 1111.

d) A entrada de enable permite habilitar a escrita de um valor num registo. A entrada resetpermite limpar, isto é, escrever o valor 0 num dos registos.

e) O descodificador permite identificar o registo a aceder para uma operação de escrita ou deleitura. Quanto ao multiplexador, permite selecionar a saída de um registo, ou seja, fazer aleitura desse registo.


Soluções dos exercícios propostos — Desempenho

f) Um segundo multiplexador de 8 (entradas de 4 bits) para 1, assim como uma segunda entradade 3 bits com o endereço do registo a ler.

Exercício 11a) [0x4000; 0x5FFF]

Descodificação parcial, pois há um bit (A12) que não é usado pela RAM, originando doisendereços para cada entrada da RAM.

b) 0xCFFF

c) O circuito resulta da expressão CSROM = A15 ·A14A13 ·A12 ·A11 (AND com duas entradasnegadas).

Exercício 12a) ROM1: 16KiB

RAM1: 16KiB

RAM2: 4KiB

b) CSROM1 = A15 ·A14

CSRAM1 = A15 ·A14

CSRAM2 = A15 ·A14 ·A13 ·A12

c) —

9.5 Desempenho

Exercício 9a) IPCP1 = 1,43 (instruções/ciclo)

IPCP2 = 2,00 (instruções/ciclo)

IPCP3 = 3,33 (instruções/ciclo)

b) 2,1GHz

c) 27× 109

Exercício 10a) P1: texec = 1,87ms P2: texec = 1,00ms

P2 é o processador mais rápido.

b) CPIP1 = 2,8 (ciclos/instrução)

CPIP2 = 2,0 (ciclos/instrução)

c) P1: 2,8× 106 P2: 2× 106


Soluções dos exercícios propostos — Desempenho

Exercício 11P1: 4× 109 (instruções/segundo) P2: 3× 109 (instruções/segundo)

Exercício 12a) C é o computador mais rápido (45 s).

b) C é 1,67 vezes mais rápido que B e 4,93 vezes mais rápido que A.

Exercício 13a) texec = 675 ns

b) CPI = 1,93 (instruções/segundo)

c) A execução é 1,23 mais rápida e CPI = 1,69

Exercício 146,5× 104

Exercício 1588%

Exercício 161,67a) 5b)

Exercício 17a) Desenhar o gráfico da função

S(f) =1

f

10+ (1− f)

=10

10− 9× f0 ≤ f ≤ 1

b) f =5

9≈ 0,56 =56%

c) Percentagem de tempo gasto em modo vetorial após introdução da alteração: 19 ≈11%

d) Speedup máximo: 10; para obter speedup de 5 é preciso que f = 89 ≈88,9%

e) Duplicação de desempenho da unidade vetorial: S ≈ 2,99. Sem duplicação de desempenho,o mesmo speedup é obtido para f ≈ 0,74 =74%. Provavelmente é mais fácil passar de 70%para 74% do que duplicar o desempenho da unidade vetorial.


Soluções dos exercícios propostos — Linguagem assembly

9.6 Linguagem assembly

Exercício 9É necessário definir uma atribuição arbitrária de variáveis a registos.

a) Atribuição: f → $s0, g → $s1, j → $s2.

addi $s0, $s2, 2add $s0, $s1, $s0

b) Atribuição: a → $s0, b → $s1, d → $s2, f → $s3, k → $s4.

add $s4, $s0, $s1sub $t0, $s2, $s3addi $s4, $s4, -30add $s4, $s4, $t0

c) Atribuição: f → $s0, g → $s1, h → $s2, A → $s7.

lw $s0, 16($s7)add $s0, $s0, $s1add $s0, $s0, $s2

d) Atribuição: f → $s0, g → $s2, A → $s6, B → $s7.

lw $t0, 40($s7)sll $t0, $t0, 2add $t0, $t0, $s6lw $s0, 0($t0)sub $s0, $s2, $s0

e) Atribuição: f → $s0, g → $s1, h → $s2, k → $s3, A → $s6.

addi $t0, $s2, 9sll $t0, $t0, 2add $t0, $s6, $t0lw $s0, 0($t0)add $s0, $s0, $s3sub $s0, $s0, $s1

f) Atribuição: f → $s0, g → $s1, A → $s6, B → $s7.

lw $t0, 8($s7)addi $t0, $t0, 4sll $t0, $t0, 2add $t0, $s6, $t0lw $t0, 0($t0)sub $s0, $s1, $t0



Exercício 10a) Atribuição: f → $s0, g → $s1, h → $s2, i → $s3, j → $s4

A expressão correspondente é: f = f + g + h + i + j

b) Atribuição: f → $s0, A → $s6

A expressão correspondente é: f = A[1]

c) Atribuição: f → $s0, g → $s1, A → $s6

A expressão correspondente é: f = A[g-3]

Exercício 11a) sw $t3,-4($s0)

b) lw $t1,18($t0)

Exercício 12a) 0x57755778

b) 0x55555550

c) 0x0000AAAA

Exercício 13a) —

b) endereço instrução

0x0400000 0xADAC00000x0400004 0x000C61000x0400008 0x21AD00040x040000C 0x1580FFFC

Exercício 14a) sub $t2,$zero,$t1

srl $t0,$t1,31bne $t0,$zero,fimadd $t2,$t1,$zero

fim: ...

b) slt $t1,$t3,$t2

Exercício 15Uma possível solução:

add $s0, $zero, $zero # inicializa contadorciclo: lb $t0, 0($s4) # extrai byte de memória

beq $t0, $zero, fim # termina se for 0addi $s0, $s0, 1addi $s4, $s4, 1 # endereço do próximo bytej ciclo

fim: ...



Exercício 16a) Fragmento 1: 20; fragmento 2: 200.

b) Fragmento 1: 5×N + 3; fragmento 2: (1 + 3× 10 + 2)×N = 33×N .

Exercício 17Uma solução entre outras possíveis:

addi $t0,$zero,100 # dimensão das seq.addi $s0,$zero,1

proximo: lw $t1,0($s4) # extrai elemento de Alw $t2,0($s5) # extrai elemento de Bbeq $t1,$t2,continuaadd $s0,$zero,$zero # par diferentej fim

continua: addi $t0,$t0,-1beq $t0,$zero,fimaddi $s4,$s4,4 # se não chegou ao fimaddi $s5,$s5,4 # passa ao próximo elementoj proximo

fim: ...

Exercício 18Uma solução entre outras possíveis:

addi $t0, $zero, 50 # contador: $t0addi $s7, $zero, 0 # resultado a zero

ciclo: lw $t1, 0($s0)andi $t2, $t1, 1beq $t2, $zero, prox # paraddi $s7, $s7, 1 # ímpar

prox: addi $s0, $s0, 4 # próximo endereçoaddi $t0, $t0, -1 # decrementar contadorbne $t0, $zero, ciclo...

Exercício 19lw $t7, 0($t0) #Carrega 1o número (mínimo inicial)addi $t1, $zero, 50 #Inicializa contador de iterações

ciclo: addi $t1, $t1, -1 #Decrementa contadorbeq $t1, $zero, fim #Verifica se chegou ao fimaddi $t0, $t0, 4 #Atualiza endereço de memórialw $t2, 0($t0) #Carrega próximo númeroslt $t3, $t2, $t7 #É menor que mínimo atual?beq $t3, $zero, ciclo #Continua se não é menoradd $t7, $t2, $zero #Atualiza mínimoj ciclo #Continua o ciclo

fim: ... # Termina



Exercício 20a) Parâmetros da sub-rotina:

• $a0: endereço-base da sequência• $a1: número de elementos da sequência

1 soma: add $v0 , $zero , $zero #resultado a 02 L1: beq $a1 , $zero , L2 #terminar3 lw $t0 , 0($a0) #obter um elemento4 add $v0 , $v0 , $t0 #acumular5 addi $a0 , $a0 , 4 #endereço do próximo elemento6 addi $a1 , $a1 , -1 #ajustar no de elementos7 j L1 #repetir (próximo elemento)8 L2: jr $ra

b) Parâmetros da sub-rotina:

• $a0: endereço-base da sequência• $a1: número de elementos da sequência

1 impar: add $v0 , $zero , $zero #resultado a 02 Lx: beq $a1 , $zero , Ly #terminar3 lw $t0 , 0($a0) #obter um elemento4 andi $t0 , $t0 , 1 #isolar bit menos sign.5 beq $t0 , $zero , par #saltar se no é par6 addi $v0 , $v0 , 1 #contabilizar7 par: addi $a0 , $a0 , 4 #endereço do próximo elemento8 addi $a1 , $a1 , -1 #ajustar no de elementos9 j Lx #repetir (próximo elemento)

10 Ly: jr $ra

c) Parâmetros da sub-rotina:

• $a0: endereço-base da sequência• $a1: número de elementos da sequência• $a2: valor de limiar

1 limiar: add $v0 , $zero , $zero #resultado a 02 L11: beq $a1 , $zero , L31 #terminar3 lw $t0 , 0($a0) #obter um elemento4 slt $t1 , $t0 , $a2 #teste: elem < limiar5 bne $t1 , $zero , L21 #saltar se elem >= limiar6 addi $v0 , $v0 , 1 #contabilizar7 L21: addi $a0 , $a0 , 4 #endereço do próximo elemento8 addi $a1 , $a1 , -1 #ajustar no de elementos9 j L11 #repetir (próximo elemento)

10 L31: jr $ra

d) Parâmetros da sub-rotina:


Soluções dos exercícios propostos — Organização do processador MIPS

• $a0: endereço-base da sequência 1• $a1: endereço-base da sequência 2• $a2: número de elementos de cada sequência

1 iguais: addi $v0 , $zero , 1 #resultado a 12 L12: beq $a2 , $zero , L42 #terminar3 lw $t0 , 0($a0) #obter um elemento da 1 a

4 lw $t1 , 0($a1) #obter um elemento da 2 a

5 bne $t0 , $t1 , L32 #saltar se diferentes6 L22: addi $a0 , $a0 , 4 #endereço do próximo elemento7 addi $a1 , $a1 , 4 #endereço do próximo elemento8 addi $a2 , $a2 , -1 #ajustar no de elemntos9 j L12 #repetir (próximos elementos)

10 L32: add $v0 , $zero ,$zero #sequências diferentes11 L42: jr $ra

9.7 Organização do processador MIPS

Exercício 6Ter em atenção que PcSrc = AND(Zero, Branch).

a) RegWrite=1, MemRead=1, ALUSrc=1, MemWrite=0, MemtoReg=1, PCSrc=0,ALUOp=00, RegDst=0.

Todos os componentes, exceto Shift left 2 e o somador para endereço de saltos (Add),realizam trabalho útil. O valor Read data 2 também não é utilizado.

b) RegWrite=0, MemRead=0, ALUSrc=1, MemWrite=1, MemtoReg=X, PCSrc=0, ALUOp=00,RegDst=X.

Todos os componentes realizam trabalho útil, exceto Shift left 2, somador para endereçosde saltos (Add) e multiplexador MemtoReg. O valor Read data 2 também não é utilizado.

c) RegWrite=0, MemRead=0, ALUSrc=0, MemWrite=0, MemtoReg=X, ALUOp=01, RegDst=X.

PCSrc =

{0 se $s0 6= $t2

1 se $s0 = $t2

Todos os componentes realizam trabalho útil, exceto multiplexador RegDst, memória dedados (D-Mem) e multiplexador MemtoReg.

Exercício 7A instrução beq.a) A instrução sw.b)


Soluções dos exercícios propostos — Memória Cache

Exercício 8a) I-Mem → Regs → ALU → D-Mem → Mux . Tempo: 1100 ps.

b) I-Mem → Regs → Mux → ALU → Mux (PCSrc). Tempo: 780 ps.

Exercício 9—

Exercício 10a) 0x8E080028.

b) 16. Sim.

c) 8. Não.

d) 8. Sim.

e) RegDst=0, MemRead=1.

f) 0x1509FFFF; 8, sim; 9, sim; 9 ou 31 (RegDst=X), não; RegDst=X, MemRead=0.

Exercício 11a) 320 ps.

b) RegWrite.700 ps para a instrução mais lenta (lw).

c) ALUOp. 150 ps.

9.8 Memória Cache

Exercício 34 bits para índice de bloco (16 = 24) e 4 bits para etiqueta.

endereço etiqueta índice Hit/Miss1 → 0000 0001 0 1 M

134 → 1000 0110 8 6 M212 → 1101 0100 13 4 M1 → 0000 0001 0 1 H

135 → 1000 0111 8 7 M213 → 1101 0101 13 5 M162 → 1010 0010 10 2 M161 → 1010 0001 10 1 M2 → 0000 0010 0 2 M44 → 0010 1100 2 12 M41 → 0010 1001 2 9 M221 → 1101 1101 13 13 M



Exercício 4a) Etiqueta: 12 bit; índice: 4 bit; espaço de endereçamento: 0x00000 - 0x3ffff; capacidade

máxima: 256KiB.

b) 1. Lê valor 0x6198fa34 de memória cache.

2. Lê valor de memória principal e coloca-o na posição 5, com v=1 e etiqueta 0x8d1.

3. Lê valor de memória principal e coloca-o na posição 12, com v=1 e etiqueta 0xfde.

4. Escreve valor 0x1212abab na posição 1, v=1, e atualiza a memória principal no endereço0x048c4.

5. Não altera memória cache (não existe informação em cache para este endereço, porquea etiqueta é diferente); coloca valor 0x00001111 em memória principal no endereço0x3f7d0.

6. Não altera memória cache (não existe informação válida em cache para este endereço);coloca valor 0xaaaabbbb em memória principal no endereço 0x1dde8.

Exercício 5a) O campo d indica se o valor de conteúdo em memória cache é diferente do valor em memória

principal.

b) A determinação do índice e da etiqueta faz-se como no problema anterior.

1. Índice 4, etiqueta 0xb7c e v=1: read hit. Ler valor 0x6198fa34 de memória cache (bloco4).

2. Endereço igual ao da alínea anterior: write hit. Como d=0, não é necessário fazer writeback. O valor 0x33334444 é escrito na memória cache (bloco 4), v=1, d=1, etiqueta0xb7c.

3. Índice 9, etiqueta 0x431, v=1: write miss. Como v=1 e d=1, é necessário fazer writeback : escrever o valor 0xffffeffe (posição 9) em memória (endereço 0x21de4). O valor0x9999aaaa é colocado na posição 9 da memória cache, com v=1, d=1, etiqueta 0x431.

4. Índice 5, etiqueta 0x8d1 e v=0: read miss. Como v=0, não faz write back (valor de dnão interessa neste caso). Ler valor de memória principal e colocá-lo na posição 5, comv=1, d=0, etiqueta 0x8d1.

5. Índice 12, etiqueta 0xfde, v=0: read miss. Como v=0, não faz write back. Ler valor dememória principal e colocá-lo na posição 12, com v=1, d=0, etiqueta 0xfde.

6. Índice 9, etiqueta 0x877. O bloco 9 foi alterado pelo terceiro acesso, pelo que a etiquetaé diferente (etiqueta atual do bloco 0x431). Como v=1, ocorre um write miss. Comod=1, é necessário efetuar write back : escrever o valor valor 0x9999aaaa na posição deendereço 0x00010c64. Escrever valor 0xbbbb7777 no bloco 9 da memória cache, v=1,d=1, etiqueta 0x877.

7. Índice 7, etiqueta 0xabf, v=1: como as etiquetas não coincidem, ocorre write miss.Como d=0, não existe necessidade de fazer write-back. Colocar o valor 0x1212abab emmemória cache (bloco 7) com v=1, d=1.

8. Índice 12, etiqueta 0xfde, v=1 (mesmo endereço que no quinto acesso, que alterou estebloco): read hit. Basta atualizar valor em memória cache: escreve valor 0x00001111 nobloco 12 com v=1, d=1, etiqueta 0xfde (mantém etiqueta).



Exercício 6a) P1: 1,61GHz; P2: 1,52GHz.

b) P1: 8,6 ns; P2: 6,26 ns.

c) Ter em atenção que existem 1 + 0,36 acessos a memória por instrução.

P1: CPI=1 + 0,114× 1,36× 70/0,62=18,5; P2: CPI=12,54.

Exercício 7a) 90 faltas/103 instruções.

b) 6,43%.

c) Um acesso a memória custa 80 ciclos (período de relógio: 1 ns).

i) CPIefetivo= 1,2 + 1,4× 80 = 113,2 ciclos/instrução.

ii) CPIefetivo= 1,2 + 0,0642× 1,4× 80 = 8,4 ciclos/instrução.


AOCO

Documents

Transcript of AOCO