1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de...
Transcript of 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de...
![Page 1: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/1.jpg)
1
MO401 – Arquitetura de Computadores I
2º Semestre - 2005
Prof. Responsável: Rodolfo J. de Azevedo
Processador Pentium 4
Sandro Rogério Pereira RA 028352
![Page 2: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/2.jpg)
2
PROCESSADORES História
Arquitetura Intel
Motor de execução rápida
Tecnologia de Hyper-Pipelined
Trace Cache
Cache de L1
Instruções SSE/SSE 2
Transferência avançada de cache nível 2
Barramento de sistema ( Front Side Bus )
Memória de Duplo canal
HyperThreading
Previsão de Desvios (Execução Dinâmica Avançada)
Métricas de Desempenho
Conclusão
![Page 3: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/3.jpg)
3
História
• Pentium 4: Sétima Geração da Arquitetura X86
AntecessoresPentium ProPentium IIPentium III Baseado no mesmo núcleo (Microarquitetura). Difere pelo tamanho de cache e técnicas de implementações. Presença de Instruções SSE. Mecanismos de proteção Clock de 8 MHz.
Novembro de 2000 : Pentium 4 “Willamette ”
CPU totalmente redesenhada. Clock de 1,4 GHz à 1,5 GHz. Motivação: Pouco ganho de desempenho com o aumento da frequência na CPU
![Page 4: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/4.jpg)
4
Motor de execução rápida : Capacidade de duplicar a velocidade das
ALU (Aritmetics Logic Unit) Maior performance e diminuição dos tempos e intervalos de execução entre cálculos e processamentos.
A Unidade Lógica Aritmética pode trabalhar com o dobro do clock interno do processador para aumentar o desempenho em cálculos usando números inteiros.
Duas ULAs processam instruções mais simples
Duas AGUs se encarregam de ler e gravar dados.
Uma terceira ULA é encarregada de decodificar/processar as instruções mais complexas.
Arquitetura Intel
![Page 5: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/5.jpg)
5
Arquitetura Intel
Tecnologia hyper-pipelined:
Vantagens Duplica a capacidade de sequência para 20 etapas. Execução comando é dividida em partes menores Mais fácil e mais rápido de
executar.
Desvantagens: Mais fases para se executar tempo global requerido para cada operação
aumenta. Pipeline mais profundo Maior tempo de recuperação de um desvio errado ou
perdido.
![Page 6: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/6.jpg)
6
Arquitetura Intel
Trace Cache: O Pentium 4 usa uma cache especial para armazenar instruções já decodificadas. Evita decodificação repetida das instruções de x86. Retêm a ordem de execução de micro-operações armazenadas.
![Page 7: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/7.jpg)
7
Cache de L1 : Write-through. 4-way set associative. Alteração no tamanho e retrição para armazenamento de dados apenas.
Objetivo:
“Torná-lo ainda menor por causa do grande tamanho do encapsulamento”. Novos algoritmos de acesso à cache de L1 Latência baixou para 2 clock
(Pentium III consumia 3 clock). Miniaturização do núcleo do processador Cache de L1 maiores.
Arquitetura Intel
![Page 8: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/8.jpg)
8
Arquitetura Intel
Instruções SSE/SSE 2 : Aumentam a tecnologia MMX™ e SSE existente no seu antecessor PIII, contem
ainda cerca de 114 novas instruções novas para a tecnologia MMX, já existente.
![Page 9: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/9.jpg)
9
Arquitetura Intel
Tranferência Avançada de Cache L2 : Canal de comunicação de dados mais rápido entre a cache nível 2 e o núcleo do
processador. Armazena cópias da cache L1 em modo Imperativo (Não exclusivo). Planejado para processar fluxo de dados caminho de dados entre o cache L2 e
o núcleo do processador foi duplicado.
Resultados:
Pentium 4 de 1.4 GHz Taxa de transferência de dados de 44.8GB/s.
Pentium III de 1 GHz Taxa de transferência de dados de 16GB/s.
![Page 10: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/10.jpg)
10
Arquitetura Intel
Barramento de sistema (Front Side Bus) : Aumento de Performance em conjunto aos novos sistema de execução dinâmica
e calculo de ponto flutuante. Pentium 4 (Quad Pumped) Largura de Banda três vezes maior que a largura
da banda do barramento Pentium III. Reduz a latência da CPU enquanto espera pelos novos conjuntos de dados. Implementado fisicamente com uma freqüência básica (100 MHz) trabalhando de
forma quadruplicada 400 MHz.
![Page 11: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/11.jpg)
11
Arquitetura Intel
Memória de Duplo canal :
Novas versões do Pentium 4 possum FSB de 800 MHz.
Problema:
Memória ainda é lenta !
Solução:
Dois módulos de memória (400 MHz cada) operam em paralelo para para oferecer desempenho equivalente a 800 MHz.
![Page 12: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/12.jpg)
12
Arquitetura Intel
Suporte à tecnologia HiperThreading : Lançamento: Abril de 2003. Parceria entre Intel + Principled
TechnologiesSM (PT).
Vantagens:
- Maior utilização do tempo ocioso do processador ao executar instruções de um outro processo.
- Comportamento semelhante a uma máquina de dois processadores.
- Ganho de desempenho de até 30% no processador.
Desvantagens:- Alguns ambientes operacionais como
Windows 98/SE/ME e XP Home não fazem uso do Hyper Threading (recurso desativado).
![Page 13: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/13.jpg)
13
Arquitetura Intel
Previsão de Desvios (Execução Dinâmica Avançada) :
Pentium 4 adota uma política de previsão dinâmica de desvios, baseada num histórico das condições passadas, que é guardado no Branch Target Buffer (BTB).
Uma previsão de desvio errada provoca a perda de um nº maior de instruções (execução especulativa)
Considerando: 14% das instruções são de desvio errando 50% = desempenho 30% inferior ao Pentium III
Alterações feitas tentam diminuir a perda de desempenho trazida pelo maior nº de estágios.
Capacidade de previsão de desvio 33% maior que do Pentium III.
Média de 90-95% de predições corretas.
![Page 14: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/14.jpg)
14
Métrica de Desempenho
Um aumento de 40% a 50% na freqüência resultou em um de ganho de 20% no desempenho em testes com inteiros e de 20% a 70% de ganho em testes com ponto flutuante/aplicações multimídia .
Pentium 4 obteve maior ganho de performance que o seu antecessor Pentium III em função do aumento da freqüência, novos componentes e técnicas avançadas
![Page 15: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/15.jpg)
15
Conclusão
Aumento da velocidade do clock. Novos componentes. Novas técnicas Resultado: Diminuição da latência do processador Melhor
desempenho.
![Page 16: 1 MO401 – Arquitetura de Computadores I 2º Semestre - 2005 Prof. Responsável: Rodolfo J. de Azevedo Processador Pentium 4 Sandro Rogério Pereira RA 028352.](https://reader035.fdocumentos.tips/reader035/viewer/2022062623/552fc10b497959413d8c119b/html5/thumbnails/16.jpg)
16
Dúvidas ???