CAPACITOR M.O.S.(METAL-OXIDO-SEMICONDUTOR). 1. INTRODUO. A estrutura de um capacitor MOS apresenta trs interfaces: metal-xido, xidosemicondutor e semicondutor-metal, como ilustra a Figura. 1(a). A Figura.1(b) apresenta o diagrama de faixas (ou bandas) de energia de um capacitor MOS ideal em equilbrio termodinmico. Um capacitor considerado ideal quando: no h presena de cargas no xido ou na interface Si/SiO2 , as funes trabalho do semicondutor e do metal so idnticas, e a distribuio de dopantes no substrato (semicondutor) uniforme. _____I____ eletrodo superior - metal \\\\\\\\\\\\\\\\ isolante (xido) SiO2 SiO 2 substrato de Si (tipo p) Si - p base - metal \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\ __I__ -Figura.1(a)Estrutura de um capacitor MOS, com substrato de Si tipo-p.

Figura.1(b)Diagrama de bandas de energia de um capacitor MOS ideal, com substrato tipo-p [9].

89

Um capacitor MOS fabricado da seguinte forma: sobre uma lmina (substrato) semicondutora depositada ou crescida (oxidao trmica) uma camada fina de material isolante (xido). Utilizando-se material condutor (metal), so formados dois eletrodos: o primeiro sobre a camada de xido (denominado eletrodo superior) e o segundo sob a lmina (denominado eletrodo do substrato), como ilustra a Figura.1(a). Basicamente, os dispositivos com estrutura metal-xido-semicondutor (MOS), quando polarizados por um sinal de tenso eltrica aplicado entre seus eletrodos, operam sob o efeito do campo eltrico resultante na superfcie do semicondutor. Em 1926, Lilienfeld [1] apresentou o primeiro estudo sobre estes dispositivos. Em 1935, Heil [2] sugeriu que dispositivos amplificadores de estado slido poderiam ser obtidos, utilizando-se este efeito de campo. Shockley [3] demonstrou experimentalmente o efeito da modulao da condutncia em semicondutores atravs da aplicao de campos eltricos em filmes finos de semicondutores. A partir de 1957, a tecnologia planar revolucionou a fabricao dos dispositivos semicondutores. Esta tecnologia foi desenvolvida pela primeira vez por Frosch e Derrick [4], que utilizaram filmes de dixido de silcio (SiO2) como camada de proteo e tambm como mscara para etapas de processo de difuso. Mas esta tecnologia s foi concretizada em 1960 por Hoerni [5], que obteve diodos e transistores planares de silcio. A partir de 1960, com o processo de oxidao trmica, Khang e Atalla [6] obtiveram uma camada de dixido de silcio de boa qualidade crescida termicamente e produziram o primeiro transistor MOS. Baseando-se neste trabalho, o transistor MOS foi aperfeioado por Hofstein e Heiman [7] em 1963 e a sua fabricao foi iniciada imediatamente. No entanto, estes transistores apresentaram variaes nas caractersticas eltricas devido ao deslocamento de cargas no xido de porta sob condies de elevado campo eltrico e alta temperatura, obrigando a paralisao da produo pouco depois. A partir de 1965, compreendeu-se a causa da instabilidade dos dispositivos M.O.S., com a publicao do primeiro trabalho sobre contaminao do xido por ons sdio (Na+) [8]. Demonstrou-se que as cargas contaminantes do dixido de silcio eram ons mveis, principalmente ons de sdio de carga positiva. Algumas solues para a reduo da contaminao foram propostas [11,12]: i) a utilizao de xido de silcio de porta dopado com fsforo - esta tcnica permite diminuir bastante a mobilidade dos ons mveis, mas causa polarizao do xido, que no diminui as variaes na caracterstica eltrica; ii) a incorporao de cloro ao xido de silcio de porta - esta tcnica permite a fixao dos ons mveis, sendo bastante utilizada em processos de oxidao trmica em temperaturas > 10000C; iii) a utilizao do nitreto de silcio (Si3N4) ou xido de silcio nitretado como dieltrico de porta - os filmes de Si3N4 permitem que a mobilidade dos ons mveis seja extremamente reduzida, mas as etapas de obteno dos filmes por CVD, RTP ou nitretao trmica do xido de silcio convencional envolvem tecnologia complexa e problemas com a integridade do filme pela eventual incorporao de hidrognio. Atualmente, a tecnologia MOS. proporciona a fabricao de dispositivos de alta qualidade com dimenses submicromtricas e baixo consumo de potncia. Isto devido ao melhor controle da contaminao e da gerao de partculas nos ambientes de processo, e s etapas de limpeza mais eficientes, que proporcionam uma melhor estabilidade das propriedades da interface SiO2/Si. Alm disso, o grupo de dispositivos com estrutura MOS vem aumentando consideravelmente com o uso de outros materiais semicondutores como o germnio e os semicondutores do grupo III-V (arseneto de glio (GaAs) e fosfeto de ndio (InP), por exemplo) e de outros filmes dieltricos como o nitreto de silcio (Si3N4), a alumina (Al2O3), o oxinitreto de silcio (SiOxNy) ou a intercalao de camadas dieltrica (Si3N4/SiO2 ou SiO2/Si3N4/SiO2).

90

2 - CAPACITOR MOS [9]: CARACTERSTICA C-V. Na Figura.2 apresenta-se um esboo das curvas C-V de um capacitor MOS ideal, com substrato tipo p (a) e n (b), obtidas pela aplicao de uma tenso positiva e negativa entre os eletrodos [9].

Figura.2 (a)Esboo de uma curva C-V de um capacitor MOS ideal, com substrato tipo-p; (b)Esboo de uma curva C-V de um capacitor MOS ideal, com substrato do tipo-n. Para uma anlise qualitativa das caractersticas C-V de um capacitor MOS ideal necessrio definir seis diferentes situaes de polarizao em funo de f e s, sendo VG a tenso no eletrodo superior em relao ao eletrodo do substrato (aterrado). O potencial de superfcie do semicondutor s funo de VG e est relacionado com o encurvamento das bandas de energia. Considera-se nesta descrio que o substrato do tipo-p. Para o substrato do tipo-n a descrio semelhante. Na superfcie do semicondutor podem ocorrer seis situaes: 1)VG>0 - s=f - condio de superfcie intrnseca, ou seja, superfcie do semicondutor com concentrao de portadores majoritrios (lacunas) igual a de minoritrios (eltrons); 5)VG>>>0 - 2f>s>f - condio de inverso fraca - concentrao de portadores minoritrios (eltrons) maior que a de majoritrios (lacunas); 6)VG>>>>0 - s>2f - condio de inverso forte - concentrao de eltrons muito maior que a de lacunas; As caractersticas C-V (Figs.2 (a) e (b)) podem ser divididas em trs regies:

91

(i) Regio de acumulao: aplicando-se uma tenso negativa na eletrodo superior (VG > Vfb), consegue-se igualar as concentraes de portadores (minoritrios e majoritrios) com a concentrao do nvel intrnseco do semicondutor (n=p=ni). Neste caso, os nveis intrnseco e o de Fermi no diagrama de bandas assumem valores iguais. Ocorre a atrao de portadores minoritrios (eltrons) em direo a superfcie do substrato. Forma-se uma camada de inverso do tipo-n na interface Si/SiO2 . Com um valor maior de VG (mantendo-se as condies de equilbrio), h um aumento na concentrao de eltrons na superfcie do substrato, s(VG) torna-se saturado e Wd torna-se constante, alcanando um valor mximo. Esta a condio de inverso forte (VG>2Vfb s>2f), com Wd = Wmax (regio de depleo com largura mxima). O nvel de Fermi aproxima-se da banda de conduo prxima da superfcie, como mostra as Figs.6(a) e (b). VG >>>0 ++++++++++SiO2 Ep= VG/tox

(3),

(4),

--------------------- - - - - Wd Si-p

camada/inverso regio/depleo

SiO2 Si-p (a) (b) Figura.6(a) Esquematizao da regio de inverso forte no capacitor; (b) Diagrama de bandas de energia com os encurvamentos dos nveis de energia Ec, Ev e Ei.--

metal

O valor da capacitncia da estrutura MOS, em condio de inverso, funo da freqncia do sinal ac de polarizao aplicado na eletrodo superior [10]. Para as medidas C-V em baixa freqncia, tipicamente entre 5 a 100 Hz, o perodo de um sinal ac muito maior que o tempo de resposta dos portadores minoritrios. Ento, quando formada a camada de inverso, ocorre a gerao de pares eltron-lacuna suficiente para compensar o sinal aplicado, ou seja, os eltrons (portadores minoritrios) em alta concentrao acompanham o sinal ac de baixa freqncia, mantendo-se um estado de equilbrio. Assim, a capacitncia total para a condio de inverso torna-se igual a Cox (Eq.1).

94

Para medidas C-V em alta freqncia (> 1 kHz), em condies de acumulao e depleo, h portadores majoritrios em concentrao suficiente para responder um sinal ac deste tipo. Mas, na inverso, a capacitncia determinada pelo tempo de resposta dos portadores minoritrios. Para um sinal de polarizao em alta freqncia, h um atraso dos portadores minoritrios em relao a este sinal ac, ou seja, estes portadores no so gerados em taxa alta suficiente para compensar o sinal aplicado na eletrodo superior. Ocorre a modulao da camada de depleo de largura mxima e constante. Na condio de inverso forte, portanto, a capacitncia total da estrutura MOS torna-se mnima: Cmin = [(1/Cox) + (Wdmax/si)]1/2 (5),

onde: Cmin- capacitncia total mnima para condio de inverso; utilizando-se sinal de polarizao de alta freqncia; Wdmax- largura mxima da camada de depleo; Cox- capacitncia no xido; si- constante dieltrica do silcio. Numa estrutura MOS no ideal, h a presena de cargas no xido e na interface Si/SiO2, e as funes trabalho do metal e do semicondutor so diferentes. Isto provoca um deslocamento da curva C-V da estrutura MOS real em relao a ideal [4], pois a diferena de potencial entre os eletrodos do capacitor MOS (VG) depende diretamente da diferena das funes trabalho (MS), da tenso no xido (Vox), que relacionada com as cargas efetivas no xido Q o, e do potencial de superfcie s: V G = V ox + MS + s (6), (a) Para um capacitor MOS ideal, a Eq.6 torna-se: V G = s , pois V ox = 0 e MS = 0. Para V G = Vfb (condio de banda plana); s = 0, portanto, V fb = 0 (b) Para um capacitor MOS real: Vox = Q o .A/Cox , onde: Cox dado pela Eq.1; A - rea do dispositivo; Qo- carga efetiva no xido. Para condio de banda plana: s = 0; VG = V fb = MS +Qo .A/Cox Da expresso 7, tem-se que: Qo = [ MS - Vfb ].Cox/A (8) (7).

Desta maneira, verifica-se um deslocamento no eixo da tenso (de Vfb=0 para Vfb=VG) da curva C-V experimental (real) em relao a terica (ideal) (Figura 9). A tcnica C-V permite determinar importantes propriedades eltricas das estruturas MOS, atravs de comparao das curvas experimentais e tericas [9]. Diferentes procedimentos de medidas e mtodos (recursivo, grficos e de deslocamentos de curvas C-V) so utilizados para

95

determinar estas propriedades, como: capacitncia de banda plana (Cfb), tenso de bandaplana (Vfb), largura da camada de depleo (Wd), espessura do xido (t ox), concentrao efetiva de dopantes eletricamente ativos (NA,D, A-para dopantes aceitadores de eltrons e D-para dopantes doadores de eltrons), densidade de carga efetiva no xido (Q o), densidade de cargas capturadas na interface (Qit), densidade de cargas mveis (Qm), densidade de cargas fixas (Qf) e densidade de cargas capturadas (Q ot) no xido [10]. 2.1- CARGAS NO XIDO DE SLICIO [10-14]. H quatro tipos de cargas que normalmente so observadas na estrutura do SiO2 e na interface SiO2/Si como mostrado na Figura 7 [10]: cargas mveis, cargas capturadas no xido, cargas fixas e cargas capturadas na interface. A carga efetiva Qo no xido compreende estes quatro tipos de cargas. A presena delas no xido ou na interface xido/semicondutor ajuda a diminuir a integridade do filme isolante e aumenta a instabilidade do comportamento dos dispositivos MOS, gera rudos, aumenta as correntes de fuga das junes e da superfcie, diminui a tenso de ruptura dieltrica, altera o potencial de superfcie s, afeta a tenso de limiar Vt. Nveis aceitveis de densidade de carga efetiva no xido em circuitos ULSI so da ordem de 1010 cm-2.

Figura 7 - Cargas no Silcio Termicamente Oxidado [10]. 2.1.1 - Qm - CARGAS MVEIS. As cargas mveis Qm so associadas a contaminao do xido de silcio por ons dos metais alcalinos Na+, K+ e Li+ e ons H+ e H3O+. Estes ons so mveis no xido sob efeito de campo eltrico temperaturas T temperatura ambiente. Alteram o potencial de superfcie s e provocam instabilidade das caractersticas eltricas dos dispositivos MOS. As cargas mveis Qm, principalmente os ons de sdio Na+, podem incorporar-se ao xido de silcio nos processos de evaporao, oxidao trmica, recozimento trmico, aplicao de fotorresiste e em qualquer etapa da fabricao, em que se utiliza o manuseio das lminas. A contaminao do xido por cargas mveis pode ser reduzida para nveis aceitveis da ordem de 1010 cm-2 , atravs da utilizao de [10-14]: * tubos e borbulhadores de quartzo com alta pureza;

96

* oxidao seca ou em ambiente clorado, com recozimento ps-oxidao para obteno de xido de eletrodo superior; * oxidao pirognica ao invs da mida (em ambiente com H2O) para obteno de xido de campo; * limpeza do tubo de quartzo do forno de processamento trmico em ambiente clorado em altas temperaturas, antes da oxidao; * xido de silcio dopado com fsforo (passivao com fosforosilicato); * reagentes, nas etapas qumicas, com baixos nveis de Na +; * gua D.I. 18 M para ltimo banho de cada etapa qumica; * evaporao com alumnio de alta pureza; * filamentos para evaporao livres de Na +; * evaporao por canho de eltrons ou por sputtering ao invs de evaporao trmica; * luvas, mscaras e roupas adequadas para manuseio geral das lminas; * processo automtico de transporte das lminas. 2.1.2 - Qit - CARGAS CAPTURADAS NA INTERFACE SiO 2/Si. Por localizar-se na interface entre o SiO2 (material amorfo) e o Si (material cristalino), as cargas capturadas na interface Q it ocorrem devido aos defeitos de posicionamento atmico de uma estrutura silcio-oxignio (Si parcialmente oxidado ou Si no saturado) e a presena de impurezas metlicas. Estados qunticos de energia so introduzidos na banda proibida do silcio por estas cargas Qit, permitindo uma maior facilidade de comunicao eltrica entre as bandas de valncia e conduo do silcio. Conforme o potencial de superfcie, esta facilidade de comunicao eltrica permite variar o estado da carga Qit capturando (carregando) ou emitindo (descarregando) portadores [10-14]. Portanto, estas cargas so positivas ou negativas. A presena de Qit na interface SiO2/Si depende de vrios parmetros das etapas de fabricao dos dispositivos MOS [10-14], tais como: orientao cristalogrfica dos substratos de silcio), que determina a densidade relativa de ligaes na interface, sendo Qit(111)>Qit(110)>Qit(100); temperatura de oxidao; ambiente de oxidao (Qit de ambiente de H2O > Qit de ambiente de O2); recozimento ps-oxidao em N2 em alta temperatura por tempo prolongado; contaminao por impurezas interfaciais (em ambientes de difuso, oxidao e implantao); recozimento a baixa temperatura em ambientes sem a presena de hidrognio; e processos radioativos (litografia por feixe de eltrons, raio-X e UV, evaporao por feixe de eltrons, implantao inica, plasma e sputtering) que quebram ligaes atmicas. A neutralizao efetiva das cargas Q it executada por processos de recozimento psmetalizao (sinterizao) em baixa temperatura (aproximadamente 4500C) em ambientes com a presena de hidrognio [10-14]. O hidrognio reduz a presena de Qit pois satura as ligaes dos tomos de oxignio e de silcio e remove os defeitos estruturais na interface SiO2/Si. A unidade de densidade de cargas capturadas na interface Dit normalmente representada por nmero de cargas/cm2-eV e valores da ordem de 1010/cm2-eV so aceitveis para tecnologia ULSI. 2.1.3- Qf - CARGAS FIXAS. As cargas fixas Qf localizam-se na camada do xido a menos de 2.5 nm da interface SiO2/Si, que a regio de xido tensionado (xido no-estequiomtrico, com composio do tipo SiOx). As cargas fixas Qf no se comunicam eletricamente entre as bandas de valncia e conduo do silcio (no h troca de portadores com o semicondutor) e mantm seu estado de carga (so cargas positivas). A presena de Qf no xido depende de vrios parmetros, que so: a orientao cristalina dos substratos de silcio (Qf(111)>Qf(110)>Qf(100)), o ambiente de oxidao (seco ou mido), a

97

temperatura de oxidao, as condies de resfriamento dos substratos de silcio aps a oxidao e a presso de O2 no ambiente de oxidao [10-14]. 2.1.4- Qot - CARGAS CAPTURADAS NO XIDO. As cargas capturadas no xido Qot localizam-se por todo o volume do filme de SiO2 e so lacunas ou eltrons em armadilhas (traps) no corpo do xido. Estas armadilhas so impurezas e ligaes atmicas quebradas (provocadas por tenses e defeitos no xido). Normalmente so neutras, mas tornam-se carregadas quando eltrons ou lacunas so introduzidos no xido por: tunelamento de portadores do substrato de silcio ou da eletrodo superior (pode ocorrer para dispositivos MOS com xidos de eletrodo superior ultra-finos); injeo de portadores por avalanche (pode ocorrer quando h grande diferena de potencial entre as vrias regies de um dispositivo em operao, provocando a acelerao de portadores por avalanche para dentro do xido); e exposio a radiao ionizante (com energia > 8.8 eV(energia da banda proibida (gap) do SiO2 )) [10-14]. Alm disso, as cargas capturadas no xido Qot no variam com a polarizao de eletrodo superior, como ocorre com as cargas capturadas na interface. Recozimentos em ambiente com hidrognio em aproximadamente 4500C so eficazes na minimizao das cargas Qot. 3- VARIAES DA CARACTERSTICA C-V. As Figuras 8 (a), (b), (c) e (d) apresentam as variaes bsicas da caracterstica C-V de um capacitor, medida em alta freqncia e provocadas pela presena das cargas Qm, Qf, Qit e Qot, respectivamente. Os deslocamentos no eixo da tenso das curvas C-V so as variaes produzidas pela presena de Qm, Qf e Qot no xido. Como estas variaes so similares, necessita-se de uma identificao completa da origem de cada carga [14]:

Figura 8- Variaes bsicas na caractersticas C-V de alta freqncia provocadas pela presena das cargas (a) Q f, (b) Qm, (c) Qit e (d) Qot [14].

98

A presena da carga fixa Qf no xido, que geralmente positiva, provoca um deslocamento negativo no eixo da tenso e no exibe histerese (deslocamento para sinais de rampa crescentes e decrescentes) na curva C-V (Figura 8 (a)). A presena da carga mvel Qm, que geralmente devida ons positivos que respondem a aplicao de campos locais no xido mesmo em temperatura ambiente, provoca histerese na curva C-V devido `a sua movimentao desses ons no xido, causada pela tenso em rampa aplicada durante a medida (Figura 8 (b)). A presena da carga capturada Qot no xido provoca principalmente um deslocamento positivo (causado por eltrons capturados) ou negativo (causado por lacunas capturadas) no eixo da tenso, resultante em perturbaes como a passagem de uma corrente eletrnica no xido ou a gerao de pares de eltrons-lacunas mveis dentro do xido (Figura 8(d)). As cargas Qot no xido tambm podem provocar histerese na curva C-V. A carga capturada na interface Qit provoca uma distoro na curva C-V de alta freqncia (Figura 8(c)). Ela est associada densidade Dit(E) de estados qunticos de energia introduzidos por defeitos na banda proibida do silcio (onde as cargas podem ser capturadas), o que causa uma maior comunicao eltrica entre as bandas de valncia e conduo do silcio, resultando em um deslocamento Vfb da tenso de banda-plana na medida [14]. 4- DETERMINAO DA DENSIDADE DE CARGAS EFETIVAS NA ESTRUTURA SiO2/Si. Na estrutura MOS real ocorre a presena de cargas no xido e na interface SiO2/Si, o que causa um deslocamento no eixo da tenso (de Vfb=0 para Vfb=VG) da curva C-V experimental (real) em relao a terica (ideal) (Figura 9). A neutralidade global de cargas na estrutura MOS alcanada pela presena de uma carga imagem no semicondutor ou no metal correspondente s cargas no xido e na interface SiO2/Si. Define-se como densidade de cargas efetivas no xido Q o/q, a densidade da carga imagem induzida no semicondutor [12]. Portanto, pode-se assumir que a carga efetiva Qo no xido compreende os quatro tipos de cargas apresentados.

Figura 9- Deslocamento no eixo da tenso (de V fb=0 para Vfb=VG) da curva C-V experimental (real) em relao a terica (ideal) [12].

99

4.1- PROCEDIMENTO - DETERMINAO DE Q o/q. O sistema C-V de alta freqncia (1 MHz), com um capacmetro BOONTON 72-B, esquematizado na Figura 10, permite obter a capacitncia diferencial em funo da polarizao no capacitor MOS. Neste sistema aplica-se uma tenso em rampa com velocidade baixa entre os eletrodos do capacitor. Determina-se Qo/q atravs da comparao entre as curvas C-V experimental e terica na condio de banda-plana (potencial de superfcie nulo). Utilizando-se o valor de Cfb (capacitncia de banda-plana) ideal obtm-se na curva C-V experimental o valor de Vfb (tenso de banda-plana) (Figura 9). Com o valor de Vfb, tem-se pela expresso (8) o valor de Qo. O mtodo mais usado para determinar Cfb e conseqentemente Vfb e Qo emprega o clculo recursivo da concentrao de dopantes NA,D.

Figura 10- Sistema C-V de alta freqncia. 4.1.1- MTODO RECURSIVO DE OBTENO DE Q o/q [12]. Considerando-se a curva C-V experimental da Figura 10, determina-se Qo/q pelo mtodo recursivo utilizando-se a seguinte seqncia de expresses: Da expresso 1, obtm-se o valor da espessura t ox do xido: tox = (o.ox.A)/Cox (9)

onde: Cox - capacitncia no xido = C max - capacitncia mxima para condio de acumulao; o - permitividade no vcuo - o = 8.854x10-14 F/cm; ox - permitividade do xido; tox - espessura do xido; A - rea do eletrodo superior do capacitor MOS.

100

Da expresso 5, obtm-se a largura da camada de depleo Wd: Wd = [(Cmin/Cox) -1].(Si .0.A)/Cox (10)

onde: Cmin- capacitncia total mnima para condio de inverso; utilizando-se sinal de polarizao de alta freqncia; Cox- capacitncia no xido; o - permitividade no vcuo; si- constante dieltrica do silcio - si = 11.9. Da equao 2 obtm-se a concentrao de dopantes aceitadores ou doadores no silcio NA,D: NA,D = (4. si. F)/q.Wd2 onde: si - coeficiente de permissividade eltrica do silcio; q - carga do eltron - q = 1.602x10 -19 C; Wd - largura da camada de depleo; F - potencial de Fermi, dado por [14]: F = (kT/q). ln[NA,D/ni] (12) (11)

onde: (kT/q) - energia trmica (300 K) = 0.0258 V; NA,D - concentrao de dopantes aceitadores ou doadores no silcio; ni - concentrao de portadores intrnseco no silcio - ni = 1.45x1010/cm3. e F > 0, para substrato tipo-p; F < 0, para substrato tipo-n. Substituindo-se a expresso 12 em 11, tem-se a expresso para determinao de NA,D* recursivamente: NA,D = {[(4.si .kT)/q]. ln[NA,D*/ni]}/q.Wd2 onde: si - coeficiente de permissividade eltrica do silcio; q - carga do eltron - q = 1.602x10 -19 C; Wd - largura da camada de depleo; (kT/q) - energia trmica (300 K) = 0.0258 V; NA,D* - concentrao de dopantes obtida recursivamente; ni - concentrao de portadores intrnseco no silcio - ni = 1.45x1010/cm3. O valor de N A,D* substitudo na expresso da capacitncia de banda-plana C fb, dada por [14]: (11)

101

Cfb = (o.ox.A)/{tox + (ox/si).[(kT/q). si/(q.NA,D)]1/2} onde: si - coeficiente de permissividade eltrica do silcio; tox - espessura do xido; ox - permitividade do xido; A - rea do eletrodo superior do capacitor MOS q - carga do eltron - q = 1.602x10 -19 C; (kT/q) - energia trmica (300 K) = 0.0258 V; NA,D* - concentrao de dopantes obtida recursivamente; ni - concentrao de portadores intrnseco no silcio - ni = 1.45x1010/cm3.

(12)

Substituindo-se este valor de C fb na curva C-V (Figura 9), obtm-se o valor correspondente da tenso de banda-plana V fb, que substitudo na expresso: Qo/q = [ MS - Vfb ].Cox/q.A que similar a expresso A8, onde: Vfb - tenso de banda-plana; Cox - capacitncia no xido = C max - capacitncia mxima para condio de acumulao; q - carga do eltron - q = 1.602x10 -19 C; A - rea do eletrodo superior do capacitor MOS; e MS = M - S - diferena entre as funes trabalho do metal e do semicondutor; com S = - F e para eletrodo de Al M = - 0.6 V; portanto, neste caso: MS = -0.6 - (- F) (14). (13),

5- RUPTURA NOS XIDOS E CARACTERSTICA I-V. Um campo eltrico muito intenso (> 1MV/cm), maior que um determinado valor crtico, aplicado estrutura MOS provoca a ruptura do xido, que perde as propriedades isolantes. Este campo eltrico denominado campo de ruptura dieltrica E br dado por [15]: Ebr = Vbr/tox (15)

onde: Vbr - tenso correspondente ruptura dieltrica (unidade expressa em [MV]); t ox - espessura do xido (unidade expressa em [cm]). A ruptura dieltrica um fenmeno que pode ocorrer atravs da multiplicao por avalanche de eltrons [15]: Um campo eltrico suficientemente intenso, aplicado ao capacitor MOS, fornece a alguns eltrons energia suficiente para serem injetados na banda proibida do xido. Os eltrons injetados, que esto com alta energia cintica, colidem com outros eltrons ligados na rede

102

cristalina, retirando-os de suas rbitas e gerando eltrons e lacunas livres, que contribuem para o aumento da corrente e de defeitos (traps) no corpo do xido. Os pares eltron-lacuna gerados podem ento criar eltrons e lacunas livres adicionais ao longo de suas trajetrias dentro da rede cristalina. Este processo causa uma multiplicao de portadores livres por avalanche na estrutura dieltrica. O processo de avalanche provoca o surgimento de uma grande quantidade de defeitos (traps) na estrutura dieltrica. Alm disso, o xido torna-se aquecido pela interao dos pares eltron-lacuna gerados. Em algumas posies da rede cristalina, o material aquecido pela alta densidade de energia cintica local alcana a sua temperatura de fuso. Neste locais, onde o material se funde, forma-se um micro plasma, que rompe totalmente a estrutura do dieltrico. As lacunas ou eltrons gerados podem tambm ocupar algumas armadilhas (traps), que so impurezas e ligaes atmicas quebradas (provocadas por tenses e defeitos) j anteriormente presentes no corpo do xido. Estas armadilhas, normalmente neutras, quando se tornam carregadas pela introduo de eltrons ou lacunas, so denominadas de cargas capturadas no xido Qot e localizam-se por todo o volume do filme de SiO2 (item 2.1.4). A presena destas cargas no xido tambm contribui para o aumento da corrente no corpo do dieltrico. Com isso, a ruptura do xido pode ocorrer pela aplicao de campos menos intensos (< 6 MV/cm).

5.1- CARACTERSTICA I-V. O campo de ruptura dieltrica pode ser determinado atravs da caracterstica I-V do capacitor MOS, obtida pela aplicao de uma tenso dc (> 3 V). A Figura 11 mostra em (a) o arranjo experimental para a obteno da medida corrente x tenso e em (b) mostra uma caracterstica I-V de um capacitor MOS. Um analisador de parmetros HP-4145B, que permite aplicar uma tenso dc de at 100 V, foi o equipamento utilizado para a obteno da medida I-V.

(a)

(b)

Figura 11. (a) Arranjo experimental para a obteno da medida I-V; (b) Caracterstica I-V de um capacitor MOS [14].

103

Da caracterstica I-V (Figura 11) se obtm o valor correspondente de tenso aplicada ao capacitor MOS que permite o aumento da corrente eltrica. Este valor de tenso dividido pela espessura do isolante (expresso 15) resulta no valor do campo de ruptura dieltrica. 6- REFERNCIAS BIBLIOGRFICAS. [1]- J.E. Lilienfeld, U.S. Patent, 475175 (1926), 1877140 (1928) e 190018 (1928). [2]- O. Heil, British Patent, 439457 (1935). [3]- W. Shockley and G.L. Pearson, Phys. Review, 74, 547 (1945). [4]- G.J. Frosch and L. Derrick, J. Electrochem. Soc., 104, 547 (1957). [5]- J.A. Hoerni, Planar Silicon Transistors and Diodes, IRE Electron Devices Meeting Washington D.C. (1960). [6] D. Khang and M.M. Atalla, Silicon-Silicon Dioxide Field-Induced Surface Devices, IREAIEE Solid-State Device Research Conference, Carnegie Institute of Technology, Pittsburgh, Pa. (1960). [7]- S.R. Hofstein and F.P. Heiman, Proc. IEEE,51, 1190 (1963). [8]- E.H. Snow, J. Appl. Phys., 36(5), 1664 (1965). [9]- J.A. Diniz, Tese de Mestrado-FEEC/UNICAMP (1992). [10]- D.F. Takeuti, Tese de Mestrado-FEEC/UNICAMP (1992). [11]- F. Damiani, Tese de Doutorado-FEEC/UNICAMP (1982). [12]- N.G. Fontela, Tese de Mestrado- LME/USP (1978). [13]- E.H. Nicollian and J.R. Brews, MOS (Metal Oxide Semiconductor) Technology, John Wiley & Sons, New York (1982). [14]- F.J.Feigl, VLSI Electronics - Microelectronic Science, Ed. N.G. Einspruch e G.B. Larrabee, Academic Press, 6, 147 (1983). [15]- N.P. Bogoroditsky, V.V. Pasynkov and B.M. Tareev, Electrical Engineering Materials, MIR Publishers Moscow, 79 (1979).

104