Testing of Digital Logic Cores Rosana Disconzi. Teste de Cores -Cores cada vez mais complexos para...

Post on 17-Apr-2015

114 views 1 download

Transcript of Testing of Digital Logic Cores Rosana Disconzi. Teste de Cores -Cores cada vez mais complexos para...

Testing of Digital Logic Cores

Rosana Disconzi

Teste de Cores

-Cores cada vez mais complexos para serem testados por métodos tradicionais;

-SOCs: funcional, full-scan, BIST, Iddq;

Cores Individuais

Funcional;Direto(I/O);BIST;Boundary-scanSoluções proprietárias.

Dificuldades no Teste de SoCs

Verificação de Timing;Falta de scan ou BIST;Pinos embarcados;Confiabilidade;Controlabilidade;Observabilidade;Integração;Reuso do teste.

Dificuldades no Teste de Cores

Acesso – observablilidade e controlabilidade;Controle – como ativar e desativar as funções de teste do próprio core(BIST);Isolamento – se o core vai sofrer interferências.

SoCs: acesso e isolamento

Entregar o dados para o teste sem interferências de outros cores ou UDLs(User-Defined Logic);No momento em que o core entrega o resultado do teste ele não pode influenciar sua vizinhança;Permitir o teste de vários cores ao mesmo tempo;

SoCs: acesso e isolamento

Permitir a verificação dos fios que interconectam os cores;Deve ser baseado em um a metodologia simples que garanta que o core possa ser testado sem implicar restrições a sua vizinhança.

Isolamento

Evitar reações adversas nas vizinhanças. Pode ser aplicada as entradas, as saídas ou ambas;Feito com registradores ou buffers;

Isolamento

IEEE P1500

Grupo de trabalho para desenvolver uma arquitetura padrão para resolver problemas de acesso, controle e observabilidade no teste de cores embarcados;Para teste de core é necessário: wrapper, source/sink, mecanismo de acesso entre wrapper e a source/sink.

IEEE P1500

Wrapper padrão;Interface entre o wrapper e o mecanismo de acesso a teste do core;Objetivos: facilitar o teste e fazer o chaveamento entre os modos teste/diagnóstico e funcionamento normal;TAP(Test Access Port).

IEEE P1500

Wrapper deve ter interface com: Sinais de controle para os modos do

wrapper; Sinais excepcionais(bypass);clock,

sinais assíncronos, etc; Demais sinais que são roteados

dentro do wrapper;

Boundary-scan

É um método integrado para testar interconexões em um circuito/placa com vários elementos;

Boundary Scan

Linguagem para teste de Cores

O grupo P1500 estabeleceu uma linguagem: Core Test Language(CTL);STIL (Standard Test Interface Language);

Teste de Core e Propriedade Intelectual

Uso da Engenharia reversa;VSI Alliance: assinatura digital, marca d’água, etc;

Metodologia de Teste para Reuso

Testabilidade baseada em full-scan ou Boundary-scan;Projeto síncrono;Fluxo para depuração;Benchmarks para teste;

Teste pode ser feito em cores em nível RTL e Comportamental;