ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 04 -...

ELT601 – Eletrônica Digital IIGraduação em Engenharia Eletrônica

Prof. Rodrigo de Paula Rodrigues

Universidade Federal de Itajubá IESTI

Famílias lógicas

Eletrônica Digital IIGraduação em Engenharia Eletrônica

Prof. Rodrigo de Paula Rodrigues

Universidade Federal de Itajubá

Famílias lógicas

Famílias lógicas | Contexto

Dialeto

Eletrônica

ELT601 – Eletrônica Digital II

Dialeto

Álgebra

Variáveis discretas

Dialeto “digital”

Eletrônica Digital

Dialeto “digital”

Álgebra Booleana

discretas0, Não

1, Sim

Famíliaslógicas

Álgebra Booleana

Variáveis discretas0, Não

1, Sim

Famílias lógicas | Contexto

Variáveis discretas1, Sim

“Variáveis digitais”

Teoria

Famíliaslógicas

Circuitos elétricos

Variáveis contínuas∞ Variáveis contínuas∞

“Variáveis analógicas”

Aplicação

Famílias lógicas | O que são?n

lógic

Nível lógico X

família lógica

lógic

o lógico X

Nível lógico Y

família “A”

família “B”

Famílias lógicas | O que são?

Conjunto de circuitos eletrônicos

Família

Conjunto de circuitos eletrônicos

Elementos característicos

entre 1964 e 2005, surgiram cercade 30 famílias lógicas diferentes!

Família lógica

Lógicas TTL, CMOS, ECL, etc.

Características elétricas próprias

Lógicas TTL, CMOS, ECL, etc.

Classes

Bipolar, CMOS e BiCMOS

Famílias lógicas | Família TTL

Família lógica

Primeira família lógica (1964)

Bipolar

Lógica Transistor-

Transistores BJT

Características

lógica TTL

-Transistor

Transistores BJT

Base para as demais famílias

Predominou por muito tempo

Importância

Porta lógica

Porta lógica SN5400/SN7400

Nível

indeterminado

Nível lógico 1

Nível lógico 0

Porta lógica Não-E TTL

Vcc (5V)

R14 kΩ

R21.6 kΩ

R4130 Ω

Porta lógica SN5400/SN7400

R31 kΩ

Famílias lógicas | Análise da porta 7400

Porta lógica 7400

R14 kΩ

Estágio de entrada(múltiplos emissores)

Transistores polarizados para atuarem como chaves!

Análise da porta 7400

Porta lógica 7400

R21.6 kΩ

R4130 Ω

R31 kΩ

Estágio de saída (totem-pole)

Porta lógica 7400

Transistor com múltiplos emissores

Porta lógica 7400

Potencial A

Configuração totem-pole

Potencial B

Sempre: um transistor em corte, outro, saturação

Porta lógica 7400

R14 kΩ

A = +5V

B = +5V

Porta lógica 7400 – Estado BAIXO

Vcc = +5V

R21.6 kΩ

R4130 Ω

R31 kΩ

VOL ≤ 0.4V

Porta lógica 7400

R14 kΩ

A = +5V

B = 0V

Porta lógica 7400 – Estado ALTO

Vcc = +5V

R21.6 kΩ

R4130 Ω

R31 kΩ

VOH ≥ 2.4V

Níveis de representação

Entrada

Nível lógico 1

Nível lógico 0

Nível indeterminado

Tensão

Nível lógico 1

Nível lógico 0

representação TTL

5V (Vcc) 5V (Vcc)

Saída

VIL= 0.8V

5V (Vcc)

VIH= 2.0V

Nível lógico 1

Nível lógico 0

VOL= 0.2V

5V (Vcc)

VOH= 2.4V

Níveis de representação

VIH(mín)Mínima tensão de entrada considerada nível lógico 1

VIH(mín) Mínima tensão de entrada considerada nível lógico 1

VIL(máx) Máxima tensão de entrada considerada nível lógico 0

VOH(mín) Mínima tensão de saída capaz de sinalizar nível lógico 1

VOL(máx) Máxima tensão de saída capaz de sinalizar lógico 0

representação TTL

Mínima tensão de entrada considerada nível lógico 1Mínima tensão de entrada considerada nível lógico 1

Máxima tensão de entrada considerada nível lógico 0

Mínima tensão de saída capaz de sinalizar nível lógico 1

Máxima tensão de saída capaz de sinalizar lógico 0

Níveis de representação TTL

Entrada Saída

Nível lógico 1

Nível lógico 0

VIL(máx)

VIH(mín)

Nível lógico 1

Nível lógico 0

VOL (máx)

VOH(mín)VNH

TTL – Imunidade ao Ruído

Saída

Nível lógico 1

Nível lógico 0

VNH = VOH(mín) – VIH(mín)

VNL = VIL(máx) – VOL(máx)

Níveis de representação TTL

Para a especificação de representaçãoum ruído de 0,5V prejudicariaempregasse tal família lógica?

empregasse tal família lógica?

Parâmetro Mín (V) Típico (V)

VOH 2.6

VIH 2.0

TTL – Imunidade ao Ruído

representação de níveis lógicos a seguir,a operação do circuito que

(V) Típico (V) Máx (V)

0.2 0.4

Fornecimento e absorção de corrente

Saída em nível BAIXO

R14 kΩ

R4130 Ω

Fornecimento e absorção de corrente

R4130 Ω

Saída em nível ALTO

130 Ω

R14 kΩ

Níveis de corrente

IIH Corrente de entrada em nível lógico 1

IIL Corrente de entrada em nível lógico 0

IOH Corrente de saída em nível lógico 1

IOL Corrente de saída em nível lógico 0

corrente TTL

Corrente de entrada em nível lógico 1Corrente de entrada em nível lógico 1

Corrente de entrada em nível lógico 0

Corrente de saída em nível lógico 1

Corrente de saída em nível lógico 0

Acionamento de carga:

R4130 Ω

Acionamento de carga: fan-out

+5V +5V

IIL IIL

+5V +5V

Saída TTL em nível BAIXO

Limite de corrente dado por I

Saída TTL em nível ALTO

Limite de corrente dado por IOL (máx)

Limite de corrente dado por IOH (máx)

Cálculo da capacidade de acionamento

Fan-out (BAIXO) = I

Fan-out (ALTO) = I

(BAIXO) = I / I

(BAIXO) = IOL (máx) / IIL (máx)

(ALTO) = IOH (máx) / IIH (máx)

Para a família lógica a seguir, qualde cargas máxima sobre a qualsubmetida?

submetida?

Parâmetro Corrente

IIHIIL

qual é a capacidade de acionamentoqual um de suas saídas pode ser

Parâmetro Corrente

-0.4 mA16 mA

0.04 mA

-1.6 mA

Famílias lógicas | Família CMOS

Família lógica

Tecnologia MOSFET

LógicaComplementar

Apenas NMOS e PMOS

Elevada integração

Características

Família CMOS

lógica CMOS

Apenas NMOS e PMOS

Elevada integração

Baixa potência

Mais empregada

Importância

MOSFET

Família CMOS

MOSFET

Substrato

MOSFET

Tipos de MOSFETs

Família CMOS

MOSFET

Enriquecimento

N-MOSP-MOS

Depleção

MOSFET N

S(fonte)

G(porta) (dreno)

SS(substrato)

Substrato de Dopagenstipo N

Família CMOS

MOSFET N-MOS

D(dreno)

Substrato de tipo P

Camada de SiO2

N-MOS: Operação

VGS < V

1010 Ω

Família CMOS

Operação como chave

< VT VGS ≥ VT

103 Ω

MOSFET P

S(fonte)

G(porta) (dreno)

SS(substrato)

Substrato de Dopagenstipo P

Família CMOS

MOSFET P-MOS

D(dreno)

Substrato de tipo N

Camada de SiO2

P-MOS: Operação

VGS > V

1010 Ω

Família CMOS

Operação como chave

> VT VGS ≤ VT

103 Ω

MOSFET: capacitância

SS (S)

VGS ≥ VT

++++++++++

-----------------

++++++++++

------------------

CGS ≈ 1 a 10pF

Em operação, há uma capacitância entre a porta e a fonte do MOSFET!

Família CMOS

capacitância de entrada

SS (S)

VGS ≤ VT

-----------------

++++++++++

------------------

≈ 1 a 10pF

Em operação, há uma capacitância entre a porta e a fonte do MOSFET

Lógica CMOS - MOS

Saída

Família CMOS

MOS Complementar

P-MOS: transistor de pull-up ↑

N-MOS: transistor de pull-down ↓

Inversor

Circuitos integrados 74HC04 e CD4049

Família CMOS

Inversor CMOS

Inversor CMOS – Entrada

Y X = V

Vsg(Q1) ≈ 0

Vgs(Q2) ≈ V

Família CMOS

Entrada em nível ALTO

(Q1) ≈ 0Q1ROFF

1010 Ω

103 Ω

Vcc Y ≈ 0V

Vcc RON

(ROFF + RON)Y =

Inversor CMOS – Entrada

Y X = 0V

Vgs(Q2) ≈ 0V

Vsg(Q1) ≈ V

Família CMOS

Entrada em nível BAIXO

Q2ROFF

1010 Ω(Q2) ≈ 0V

103 Ω

Vcc ROFF

(ROFF + RON)Y =

Y ≈ Vcc

Porta Não

Não-E CMOS

Família CMOS

Características de

Alimentação Há famílias

Maiores versatilidade

Família CMOS

de famílias CMOS

famílias com suporte de 3V a 18V

versatilidade e margem de ruído

Características de

Dissipação de potência

Y = ALTO

Q2ROFF

1010 Ω

103 Ω

IDS ≈ 0

Família CMOS

de famílias CMOS

potência em nível estático

V VVCC

Y = BAIXO

Q1ROFF

1010 Ω

103 Ω

IDS ≈ 0

Características de

Dissipação de potência

Y X = 0V

Ccarga

ID (≈ 5mA)

Família CMOS

de famílias CMOS

potência x Comutação

Freq. comutação, ↑ dissipação de potência

Características de

Capacidade de

Ccarga

Família CMOS

de famílias CMOS

de acionamento

Capacidade ≈ atraso máximo de propagação permitido

Primeiras séries CMOS:cada carga CMOS → atraso de 3 ns

Características de

ESD e Travamento

A YVcc

Bandas de guarda

Família CMOS

de famílias CMOS

Travamento em nível ALTO

N+ PN+

Características de

ESD e Travamento

Req↓Tiristor

Família CMOS

de famílias CMOS

↓ IR ↑Damo aodispositivo!

Características de

ESD e Travamento

Melhores processos

Proteção contra surtos

Soluções

Exemplo: CD4049

Família CMOS

de famílias CMOS

processos de fabricação

surtos nas entradas

Soluções?

Exemplo: CD4049

Família CMOS em

baixo consumo

elevada margem de ruído

Vantagens

fácil fabricação

elevada integração

Família CMOS

comparação à TTL

atraso de propagação ↑

acionamento de corrente ↓

Desvantagens

fabricação

integração

Famílias lógicas | Portas especiais

Saídas a Coletor

Saídas TTL

Portas especiais

Coletor/Dreno aberto

TTL conectadas

Saídas a Coletor

Saídas CMOS

IOHRON

Portas especiais

CMOS conectadas

Saídas a Coletor

ramo de pull-down

ramo de pull-up

Portas especiais

ramo de pull-down

Saída a coletor/dreno aberto

(externo)

Saídas a Coletor

ramo de pull-down

Porta 1

Portas especiais

ramo de pull-down

RpPorta 2

Não-E TTL a coletor

R14 kΩ

R21.6 k

coletor aberto

R21.6 kΩ

Portas especiais

R31 kΩ

Rp10 kΩ

Inversor CMOS a

CMOS a dreno aberto

Portas especiais

Aplicações de coletor

SCLµC

Memórias seriais

Barramento I2C

Portas especiais

coletor/dreno aberto

Memórias seriais

ConversoresDAC

Rp10 kΩ

Y = AB

lógica a fios (wired)

Portas especiais

Y = AB

Acionamento de tensões elevadas

74LS112 (5V)

Portas especiais

24 V, 25 mA

Saída em alta impedância

impedância (Tri-State)

Portas especiais

BAIXOAlta

impedância (Z)

Saída em alta impedância

Entradas Circuito lógico

Habilitação

impedância (Tri-State)

Portas especiais

Saída

Circuito lógico

Controle

Inversor TTL com

R14 kΩ

R21.6 k

TTL com alta impedância

R21.6 kΩ

R4130 Ω

Portas especiais

R31 kΩ

Buffer CMOS com

Porta lógica CD4503

Buffer CMOS com alta impedância

Portas especiais

Z (alta impedândia)

Portas Schmitt

B < 1 e AB > 1

Schmitt-Trigger

Portas especiais

histerese

Portas Schmitt

Schmitt-Trigger

Portas especiais

ViVTH- VTH+ VCC

Entrada Schmitt

Schmitt-Trigger

Portas especiais

Modelo geral

Famílias lógicas | Interface TTL e CMOS

Circuito de Interface

Interface

Respeitar os níveis

acionador

geral de interface

Interface TTL e CMOS

Circuito de InterfaceInterface

níveis de tensão

níveis de corrente

Níveis de

Acionador

Nível lógico 1

Nível lógico 0

VOL (máx)

VOH(mín) V

de tensão

Nível lógico 1

Nível lógico 0

VIL(máx)

VIH(mín)

Níveis de

Acionador

Nível lógico 1

Nível lógico 0

VOL (máx)

VOH(mín)

de tensão

Nível lógico 1

Nível lógico 0

VIL(máx)

VIH(mín)

Níveis de tensão

VOH(mín) > V

VOL(máx) + V

Acionador

tensão - Regra

> V + V > VIH(mín) + V NH

+ VNL < VIL(máx)

Níveis de corrente

IOH(máx) > I

IOL(máx) > I

Acionador

corrente - Regra

> I> IIH(total)

> IIL(total)

Exemplo: TTL acionando

Família 74HC

Família 74

acionando CMOS em 5V

Família 74HC

Parâmetro 74XX 74HCXX

VIH (mín)

VIL (máx)

VOH (mín)

VOL (máx)

Exemplo: TTL acionando

Família 74

acionando CMOS em 5V

5 kΩ +5V

Família 74HC

Obrigado

Famílias lógicas | Fim

Obrigado

ObrigadoObrigado

ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 04 -...

Documents

Transcript of ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 04 -...

Circuitos Digitais em Tecnologia CMOS - pads.ufrj.brcfts/index_arquivos/Elet2/Slides/CircuitosDigit... · As portas lógicas CMOS são baseadas na estrutura do inversor lógico: Redes

Filtros a Capacitores Chaveados CMOS Testáveis e de Baixa ...

OTIMIZAÇÃO DE AMPLIFICADORES OPERACIONAIS CMOS POR ... · T693o Otimização de Amplificadores Operacionais CMOS por Metaheurísticas / Otávio Henrique Barbosa Torres; orientador

Projeto de LNAs CMOS para Radiofrequência usando Programação ...

Projeto de Células e Circuitos VLSI Digitais CMOS para ...

Monolithic Power Combiners in CMOS technologies for WLAN

A Tecnologia de Circuitos CMOS

CMOS RF Sigma-Delta Converter

12 - Configurando o CMOS-Setup

Redes de Transistores e Portas Lógicas CMOS 9.1 Introdução

Circuitos Integrados CMOS - Laboratório de Sistema …lsi.usp.br/~roseli/www/psi2307_2004-Teoria-8-CMOS.pdfEletrônica Experimental Circuitos Integrados CMOS– Cap.8-3 8.2 TRANSISTOR

SENSOR DE IMAGEN CMOS CON DETECCION DE COLOR …

Circuitos Integrados CMOS - USPlsi.usp.br/~roseli/www/psi2307_2004-Teoria-8-CMOS.pdf · 2004. 3. 31. · Eletrônica Experimental Circuitos Integrados CMOS– Cap.8-3 8.2 TRANSISTOR

CMOS: Fabrico e regras de projeto

Automação do Projeto de Módulos CMOS Analógicos … · CIP – CATALOGAÇÃO NA PUBLICAÇÃO Girardi, Alessandro Gonçalves Automação do Projeto de Módulos CMOS Analógicos

BIOS, BOOT, CMOS e CMOS Setup - …homepages.dcc.ufmg.br/~cesarfmc/classes/manut2/TeoricaSetup.pdf · BIOS ! BIOS significa Basic Input/Output System (Sistema Básico de Entrada

AMPLIFICADOR DE POTÊNCIA CMOS DE BAIXO CONSUMO COM ...

ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 07... · ELT601 – Eletrônica Digital II Graduação em Engenharia Eletrônica Prof. Rodrigo

ESTRUTURAS CMOS RESISTENTES À RADIAÇÃO … · instituto militar de engenharia ten vitor cesar dias da silva estruturas cmos resistentes À radiaÇÃo utilizando processos de fabricaÇÃo

ELT601 – Eletrônica Digital IIelt2014.com.br/materiais/1-2016/ELT601-32/Aulas/Aula 12 - Verilog... · M Moeda de 1 UND N Nota de ... Utilize o modelo de Moore. ELT601 – Eletrônica